An improved shape shifting method of critical area extraction

As die size and complexity increase, accurate and efficient extraction of the critical area is essential for yield prediction. Aiming at eliminating the potential integration errors of the traditional shape shifting method, an improved shape shifting method is proposed for Manhattan layouts. By mathematical analyses of the relevance of critical areas to defect sizes, the critical area for all defect sizes is modeled as a piecewise quadratic polynomial function of defect size, which can be obtained by extracting critical area for some certain defect sizes. Because the improved method calculates critical areas for all defect sizes instead of several discrete values with traditional shape shifting method, it eliminates the integration error of the average critical area. Experiments on industrial layouts show that the improved shape shifting method can improve the accuracy of the average critical area calculation by 24.3% or reduce about 59.7% computational expense compared with the traditional method.     

基于指令回收的低功耗循环分支折合技术

在分析循环分支特性的基础上,提出一种基于过期指令回收的高性能低功耗循环分支折合方法.该方法通过复用指令缓冲区硬件资源实现指令回收区.在循环分支折合过程中,循环体指令直接从回收区送入流水线,降低了分支延时,消除了指令高速缓存访问.通过自适应调整回收窗口宽度,可使有限的指令缓冲区硬件资源同时满足指令缓冲与指令回收的双重需求.当投机折合进入预测盲区时关闭分支预测存储器,从而降低投机折合的动态功耗.实验数据表明,与传统循环分支折合技术相比,应用本方法的嵌入式处理器总体性能平均提升5.03%,取指单元动态功耗下降22.10%.     

利用改善的静态隐含策略加速等价性验证

随着近年来高效SAT(Satisfiability)求解算法提出，SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述，丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理，来加快验证过程。本文算法在原有静态隐含技术的基础上，引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

竞争力--IC设计产业策略与观察

这次会议是集成电路技术与应用的研讨会.我想主要谈一谈产业方面的问题.863计划在过去几年,部署建设了7个产业化基地,随后又部署了15个人才培养教育基地,重点抓了发展CPU和SOC中几项具有重要战略意义的关键项目,这一切都是为了提高我国集成电路设计产业的竞争力,促进我国集成电路设计产业向高端发展.     

一个可处理多种约束的多层布线通孔最少化算法

本文分析了常用的VLSI多层布线图模型线段－相交图SCG的局限性,提出了对SCG模型的修正,并基于该模型用模拟退火算法来解决通孔最少化问题,算法可以处理严格和非严格分层的布线,并考虑了许多物理约束的处理方法.实验证明算法可以较大程度地减少通孔.     

MARS：一个通用多层区域布线算法

提出一个VLSI多层区域详细布线算法,算法使用模拟进化技术进行拆线重布线,对单个线网则使用改进型多层迷宫算法进行布线。     

基于VHDL语言的数字电路测试码自动生成

本文提出了一种新的基于VHDL语言的组合数字电路测试码自动生成方法。在VHDL语言描述组合数字电路的基础上,建一VHDL语言的编译器,并输入为描述被测电路的VHDL语言,输出结果为描述被测电路功能的一系列逻辑表达式。针对这些逻辑表达式,本文详细地介绍了一种能直接产生电路测试码的算法。     

我国半导体产业现状及对新一轮发展的思考

一、我国半导体产业现状 (一)概况 中国的集成电路产业自1997年华虹NEC成立以来,在晶圆尺寸上,从20世纪90年代初的4英寸-5英寸水平基础上,已经大步跨入8英寸,甚至12英寸时代;在经济规模上持续攀升,令全球业界关注和刮目相看.     

逻辑与物理相结合的MCM划分神经学习方法

本文提出一种性能驱动的MCM划分神经学习方法．新算法具有如下特点：（1）允许功能设计和布图设计同时进行，（2）划分时，不仅考虑了模块间的逻辑关系，还考虑了MCM的版图结构．（3）具有芯片间连线数目最少和时钟周期最短双重优化目标．（4）能使连线尽可能产生在相邻近的芯片之间．（5）网络的结构合理，学习速度快．