基于FIFO的高速A/D和DSP接口设计

在DSP高速数据采集系统中,DSP往往不能适应A/D芯片的工作速率.为了提高DSP的工作效率,避免数据的丢失和方便控制,用FIFO作为两者之间的接口可以产生很好的效果.介绍了用FIFO器件CY7C4261实现A/D芯片AD9283和DSP芯片TMS320VC5416之间接口的方法,详细分析了数据从A/D送至DSP的整个过程.实际设计及应用表明该接口提高了DSP的使用效率,具有广阔的应用前景.     

基于LabVIEW双FIFO高速采集方法的研究

信号的采集是当今社会非常重要的一方面,是信号分析的基础,其NI公司采集卡在FPGA模式下采集到的数据是通过数据包的形式进行传输,文件大小依靠FIFO读取函数元素数量控制,但仅靠单个FIFO最多传输8路数据,否则会造成数据丢失的问题,基于此利用双FIFO双队列的方式传输16路数据,并利用分文件二进制存储的方式满足了快速存储与文件打开受行数与列数限制的问题。经验证,工作稳定,满足工程要求,并实现了采集卡变速率的采集。     

基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计

在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。     

基于新信号量策略的实时提升技术

介绍操作系统内核对实时性能的影响,结合NT技术,分析信号量机制下线程等待队列的排队策略,提出一种新排队策略,并在NT内核中实现该策略,最后对比几种策略的实验数据。     

基于乒乓操作的千兆MAC中的FIFO设计

针对机栽一体化高帧频相机设计中存在的高速图像数据的传输问题,提出一种在FPGA芯片上开发千兆MAC的实时解决方案.采用千兆MAC和外部PHY相结合的方式设计千兆网卡,实现高速实时传输高帧频视频图像数据的目的.设计中采用FPGA内嵌的块存储,在千兆MAC核内设计同步FIFO,利用Verilog硬件描述语言,在XILINX...     

基于FPGA的科学级CCD成像系统设计

针对天文、医学等领域科学成像需要,设计了一套基于FPGA的科学级CCD成像系统,并给出了设计中关键技术的解决方法。首先,FPGA提供CCD正常工作所需要的时序信号,驱动CCD输出模拟图像;再将模拟信号预放大、相关双采样、AD转化后输出给FPGA进行处理;最后,将图像信号在FPGA内部进行格式重组、添加图像信息等操作后输出给存储与显示单元。实验结果表明,获取的图像质量较好,不制冷时读出噪声仅6个电子,满足了科学成像的需要。整个系统性能稳定可靠、实时性强,具有较好的通用性。     

基于DSP和FPGA的激光加工系统控制器的设计

根据激光加工系统的工作特点和要求,以DSP芯片TMS32028335作为主控制芯片,对加工数据进行运算处理,实现插补算法;以FPGA芯片EP2C8Q208C8N为辅助芯片,利用FPGA芯片中的FIFO缓存处理好的加工信息,从而更好地满足激光加工系统的实时性要求,最终实现具备多轴协调运动及对系统状态实时监控,并且可以独立于PC机运行的控制器设计。     

基于FPGA的高速数据采集分析系统的设计

为了实现对模拟量的高速采集与快速傅里叶分析,提出了一种基于FPGA的高速数据采集分析系统的设计方案,系统采用Cyclone系列FPGA配合高速A/D转换器,并使用了Altera公司的定制快速傅里叶分析集成核,通信与上位机采用RS 232串行通信标准协议配合基于Matlab GUI的上位机分析软件,并对多组高频模拟信号进行了高速数据采集与快速傅里叶分析实验,同时在上位机分析软件中实时显示出分析结果。实验结果验证了快速傅里叶分析理论,实现了低成本、高性能数据采集分析系统的设计完成。     

基于LabVIEW2012FPGA模式的数据采集和存储系统

为了提高数据采集系统精度,减少开发成本,提高开发效率,基于LabVIEW虚拟仪器开发工具研究并设计了一种数据采集系统。该系统采用FPGA编程模式和网络流技术实现大批量数据实时传输,并对数据进行分析处理和存储。系统硬件采用美国NI实时控制器CRIO-9025,实现16路数据可靠采集与存储。实验仿真及实际运行结果表明该数据采集系统能够精确地对数据进行实时采集以及分析处理,达到了项目要求。     

一种多功能通用异步串行UART接口的设计与实现

设计了一种多功能通用异步串行UART接口模块,它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和接收发送模块等;该UART接口具有3种工作模式：普通模式、FIFO模式和FIFO帧模式;这些模式及其通信格式可以通过软件配置来设置和选择;收发采用FIFO作为缓存,大大减少了UART接口对CPU的中断次数。该UART具有的强大通用性让用户可以更加方便地使用。