纳米电路交叉冗余容错技术研究

提出了一种针对纳米电路的数字电路容错设计新方法．该方法基于交叉冗余原理,利用两种二进制错误的不对称性,采用模块化方法对纳米电路进行容错设计．以阵列乘法器为例,采用新方法对电路进行设计和仿真,并结合实验结果与传统的可重构和三模冗余容错方法进行比较．交叉冗余方法无需检测模块及表决器,不会增加系统延时,并且在资源消耗方面远低于传统方法,对纳米电路尤其适用．     

可重构阵列自主容错方法研究

设计了一种具有故障自诊断和自修复能力的可重构阵列单元结构。在功能细胞单元内部实现分布式的故障自诊断,在测试到故障后,可以自主地将距故障单元最近的空闲单元进行替换,接着自动取消受故障影响的线网,并在新的布线端点间对这些线网重新布线。以4位并行乘法器为例,实验结果证明了可重构单元阵列的故障自修复能力,并验证其重构时间较短且可靠性较高。     

AES中字节代换和列混合的硬件可逆设计

针对AES硬件实现占用大量资源的缺点,对其两个核心计算部件(字节代换和列混合)进行了硬件可逆设计.该设计采用模块复用技术,使字节代换及其逆变换模块最大限度地共享GF(2<'8>)域中的模逆运算单元,而使列混合及其逆变换模块最大限度地共享p(x)乘运算单元,以较小的硬件代价实现了字节代换模块和列混合模块的硬件可逆设计.最后在Xilinx的FPGAVirtexE xev2000e-6上进行了仿真验证,实验结果表明,与其他同类设计相比,新设计方案明显减少了硬件开销.     

基于遗传算法思想的网络自动组卷实现

提出一种基于分段实数代号编码和微量变异算子的GAs组卷算法,详细描述了新算法的思想和设计实现过程,并给出关键部分程序说明。     

扫雷具雷达定位系统

提出在扫雷具浮体上安装角反射器,利用雷达和导航台组成定位系统,同时给出了反射器的设计要求。论述了设计原理,提出了设计方案,制造出样机进行海上试验,分析了定位精度,试验结果满足定位要求。     

逆码：一种可容3错的低密度MDS横式阵列码方法

磁盘阵列存储可采用阵列码技术提高系统的容错能力。随着对阵列存储系统的深入认识,阵列码的更新效率也逐步成为一项重要的性能指标。针对当前可容3错横式阵列码更新效率低的问题,提出了一种具有低密度特性的横式阵列码构造方法,称为逆码。不同于传统阵列码是利用特殊几何方法确定编码过程,逆码是从生成矩阵角度出发,通过构造编码分布矩阵确定编码过程。首先,基于域GF(2^w)给出了一种具有超正规性质但只有3行元素的矩阵结构,称为逆结构矩阵;然后,利用w×w大小的比特方阵表示域GF(2^w)中元素;最后,通过提出的优化算法得到具有低密度性质的编码分布矩阵,进而确定逆码的编码过程。理论分析表明：逆码满足最大距离可分性质,可取得最优的存储效率;与STAR码、RTP码等容3错的阵列码相比,逆码的参数取值范围将不受素数的限制,参数设置更加连续。实验分析表明：相比于同样从生成矩阵确定编码过程的CRS码,逆码的稀疏度、更新效率以及编译码效率均有明显优势;相比于STAR码、RTP码,逆码的更新效率平均可提高20 %;为了提高逆码的译码效率,文中也尝试了不同的异或序列技术。     

裴沟煤矿过断层实现两井田合并开采的研究

通过解决过油房沟断层关键技术,实现了裴沟井田和杨河井田合并开采,解放可采储量2400万t,矿井服务年限延长18a。     

遗传算法在网络在线智能组卷中的应用研究

速度和质量是网络在线实时组卷的两个核心要求,常用二进制编码遗传算法组卷时间受题库试题总量影响大,且后期收敛效率低;通过对上述问题的分析．提出了一种基于分段实数代号编玛和微量变异算子的GAs组卷算法．详细描述了新算法的设计思想和实现过程;结果验征了该算法运用于网培在线实时快速组卷的可行性,新算法的收敛时间（组卷时间）不受题库题量影响,可短至1.56sa。     

基于秘密分享的生物特征模板保护及存储方案

基于生物特征的身份认证技术是信息安全和模式识别领域的交叉研究热点。然而,由于用户的生物特征具有不可再生性、唯一性和永久性等特性,且易于盗取和复制,一旦泄露将对用户的隐私性和系统的安全性造成严重的威胁。鉴于大部分传统的生物特征认证系统缺乏针对特征模板的有效保护措施,特征模板通常未经加密处理直接“裸存”于特征数据库中,整个认证系统的安全性和用户的隐私性极有可能完全暴露在敌手的攻击范围之内。因此,针对生物特征模板的保护变得尤为重要和必要,寻求一种安全实用的生物特征模板保护及存储方案,则是其中极具挑战性和紧迫性的未决课题。为此,本文引入Shamir的(t, n)门限秘密分享体制,实现了针对生物特征模板保护及存储的一种新的方案。该方案将注册采集的模板数据分享成n份影子数据,分散存储于不同机构或个人;当且仅当具备至少t份时,即可将原始模板数据完全恢复用于认证。分析表明,该方案实现了对生物特征模板的安全保护和存储,不仅增强了系统的安全性和灵活性,而且使其具备可靠的数据容灾与恢复能力。     

采用输入输出分解的分区分段演化机制

针对演化硬件的可扩展性问题,提出了基于输入输出分解的分区分段并行在线演化机制,用于演化组合逻辑电路。依据输入输出分解策略,将原电路分解为多个具有较少输入、输出的子电路,并对各子电路单独分配进化区域,实现各子电路的并行演化;某些子电路演化完毕,其对应进化区域即可用于其他任何未演化完毕子电路的并行演化;所有子电路均演化成功后,将其进行整合得到顶层电路。在Xilinx Virtex-5 FX构建的自演化系统上,以加法器电路、乘法器电路和部分MCNC基准电路为例进行了验证。结果表明:相对于经典演化方法,该方法可以大大减少演化时间,进化出多达21个输入的组合电路。