27.5GHz 0.2μm PHEMT1∶4静态分频器

描述了一种能运用于未来光传输系统SONETOC768的超高速1∶4静态分频器,其工作频率超过27GHz.该电路采用栅长为0.2μm,截止频率约为60GHz的砷化镓赝晶高电子迁移率晶体管工艺制作,采用共面波导作为电感实现了宽带阻抗匹配.通过采用推拉式有源跟随器,在没有增加功耗的情况下拓宽了频带.单端输入和差分信号输出的方式,为实际应用提供了便利.通过晶圆测试,在单端时钟输入的情况下,芯片的最高工作频率超过27GHz.测试所得到的波形均方根抖动小于820fs.芯片的面积是1.6mm×0.5mm,功耗为440mW.     

0.18μm CMOS 20Gb/s 1:2分接器设计

使用标准0.18μm CMOS工艺设计并实现了1:2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽,在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

12-Gb/s 0.25-μm CMOS 1:4分接器

介绍光纤传输系统的组成,分析1:4分接器的树型结构,并给出其主要特点.在此基础上,进一步探讨树型结构中所用的1:2分接器,并给出其中的锁存器电路结构.此外,讨论了起重要作用的匹配电路以及驱动电路.电路采用标准的0.25μm CMOS工艺设计并实现.实际测试结果显示该电路能够稳定地在STM-16至STM-64所要求的数据速率下工作,最高工作速率为12.92Gb/s.     

10 Gb/s 0.25 μm CMOS 1∶4键合分接器

首先分析了1∶4分接器的树型结构及其主要特点.在此基础上,进一步探讨了树型结构中所 用的1∶2分接器,并给出其中的锁存器电路结构.此外,还讨论了分频器电路及输入输出电 路.最后分析了超高速键合电路并给出测试方案.测试结果表明,在采用标准0.25 μm CMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速 率上稳定工作的性能,最高工作速率达10.58 Gb/s.     

0.18μm CMOS 20Gb/s 1∶2分接器设计(英文)

使用标准0.18μm CMOS工艺设计并实现了1∶2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽, 在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.     

10Gb／s 0．25μm CMOS 1：4键合分接器

首先分析了1：4分接器的树型结构及其主要特点。在此基础上，进一步探讨了树型结构中所用的1：2分接器，并给出其中的锁存器电路结构。此外，还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明，在采用标准0．25μm CMOS工艺设计的分接器中，本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能，最高工作速率达10．58Gb／s。     

27.5GHz 0.2μm PHEMT 1:4静态分频器

描述了一种能运用于未来光传输系统SONET OC-768的超高速1∶4静态分频器,其工作频率超过27GHz.该电路采用栅长为0.2μm,截止频率约为60GHz的砷化镓赝晶高电子迁移率晶体管工艺制作,采用共面波导作为电感实现了宽带阻抗匹配.通过采用推拉式有源跟随器,在没有增加功耗的情况下拓宽了频带.单端输入和差分信号输出的方式,为实际应用提供了便利.通过晶圆测试,在单端时钟输入的情况下,芯片的最高工作频率超过27GHz.测试所得到的波形均方根抖动小于820fs.芯片的面积是1.6mm×0.5mm,功耗为440mW.     

27.5GHz 0.2μm PHEMT 1∶4静态分频器

描述了一种能运用于未来光传输系统SONET OC 768的超高速1∶4静态分频器，其工作频率超过27GHz．该电路采用栅长为0.2μm，截止频率约为60GHz的砷化镓赝晶高电子迁移率晶体管工艺制作，采用共面波导作为电感实现了宽带阻抗匹配．通过采用推拉式有源跟随器，在没有增加功耗的情况下拓宽了频带．单端输入和差分信号输出的方式，为实际应用提供了便利．通过晶圆测试，在单端时钟输入的情况下，芯片的最高工作频率超过27GHz．测试所得到的波形均方根抖动小于820fs．芯片的面积是1.6mm×0.5mm，功耗为440mW．     

0.2μm GaAs PHEMT3.1~10.6GHz宽带低噪声放大器设计

采用OMMIC公司提供的0.2μm GaAs PHEMT工艺(fT=60 GHz)设计并实现了一种适用于宽带无线通信系统接收前端的低噪声放大器。在3.1~10.6 GHz的频带内测试结果如下:最高增益为13 dB;增益波动<2dB;输入回波损耗S11<-11 dB;输出回波损耗S22<-16 dB;噪声系数NF<3.9 dB。5 V电源供电,功耗为120mW。芯片面积为0.5 mm×0.9 mm。与近期公开发表的宽带低噪声放大器测试结果相比较,本电路结构具有芯片面积小、工作带宽大、噪声系数低的优点。     

10Gb/s0.25m CMOS1∶4键合分接器

首先分析了1∶4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1∶2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μmCMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。