适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。     

CMOS／SOI电路模拟与参数提取

ＳＯＩ－ＭＯＳＦＥＴ主要模型参数得一致的提取，因而该模型嵌入ＳＰＩＣＥ后能保证ＣＭＯＳ／ＳＯＩ电路的正确模拟工作，从ＣＭＯＳ／ＳＯＩ器件和环振电路的模拟结果和实验结果看，两者符合得较好，说明我们所采用的ＳＯＩ ＭＯＳＦＥＴ器件模型及其参数提取都是成功的。     

退火气氛对SIMOX材料Si／SiO_2界面特性的影响

利用ＴＥＭ、ＡＥＳ、ＸＰＳ技术分析研究了不同退火气氛对ＳＩＭＯＸ材料的影响．结果表明，在注入能量和剂量以及退火温度和时间都相同的条件下，在Ａｒ＋０．５％Ｏ２中退火，可以获得光滑平整的Ｓｉ／ＳｉＯ２界面，而在纯Ｎ２气氛中退火，Ｓｉ／ＳｉＯ２界面极不平整，且界面附近晶体质量较差．本文分析了造成这种结果的原因．     

深亚微米薄膜全耗尽SOI MOSFET的强反型电流模型

本文在分析ＦＤＳＯＩＭＯＳＦＥＴ特殊物理结构的基础上提出了一个新的适用于深亚微米器件的强反型电流物理模型．模型包括了大部分的小尺寸器件效应如迁移率下降、沟道调制、载流子速度饱和、漏致电导增强（ＤＩＣＥ）和串联Ｓ／Ｄ电阻等．该模型最大的优越性在于线性区和饱和区电流可以用同一个简单的表达式描述，确保了电流及其高阶导数在饱和点连续．将模型模拟计算结果与实验结果进行了对比，当器件的沟道长度下降到深亚微米区域时，二者吻合得仍然很好     

自对准硅化物CMOS／SOI技术研究

在ＣＭＯＳ／ＳＩＭＯＸＳＯＩ电路制作中引入了自对准钴（Ｃｏ）硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩＭＯＳＦＥＴ单管特性和ＣＭＯＳ／ＳＯＩ电路速度性能的影响．实验表明，采用ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和方块电阻，改善单管的输出特性，降低ＣＭＯＳ／ＳＯＩ环振电路门延迟时间，提高ＣＭＯＳ／ＳＯＩ电路的速度特性．     

薄膜SOI／CMOS的SPICE电路模拟

鉴于ＳＰＩＣＥ是目前世界上广泛采用的通用电路模拟程序，具具有可扩展模型的灵活性，我们通过修改ＳＰＩＣＥ源程序把新器件模型－－ＳＯＩＭＯＳＦＥＴ模型移植入ＳＰＩＣＥ中，通过我们的模拟工作，证实了我们模型的正确性和电路实用性，分析了器件参数对ＳＯＩ／ＣＭＯＳ电路速率的影响，这些结论可以很好地指导电路设计和工艺实践。     

SIMOX材料制备中注入剂量优化研究

本文采用ＳＩＭＳ、ＴＥＭ、ＲＢ等测试手段，分析了注入剂量改变对ＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩＭｐｌａｎｔｅｄＯＸｙｇｅｎ）材料顶层硅和埋氧化层微结构的影响，研究结果表明，注入剂量低至０．６ｘ１０１８Ｏ＋／ｃｍ２时，经过１３００℃，６小时的高温退火过程，能形成界面清晰的三层结构，得到高结晶度的表面硅层，埋氧化层中存在尺寸较大的硅岛；标准注入剂量（１．８ｘ１０１８Ｏ＋／ｃｍ２）形成的ＳＩＭＯＸ材料表层硅出现明显的缺陷，分析结果表明，注入过程中表面存在的缺陷经高温退火后仍有部分残留，成为最终材料表面缺陷的原因之一；形成低表面缺陷和高绝缘性能埋氧化层的优化注入剂量在注入能形成连续氧化物的临界注入剂量左右。     

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．     

SIMOX材料的TEM研究

在注入能量为１７０ｋｅＶ，注入剂量从０．６×１０１８／ｃｍ２到１．８×１０１８／ｃｍ２范围，改变注入方式，利用ＴＥＭ技术观察了形成ＳＩＭＯＸ的结构．注入剂量为０．６×１０１８／ｃｍ２时，可以获得连续的ＳｉＯ２埋层且顶部硅层基本上无穿通位错产生；注入剂量为１．５×１０１８／ｃｍ２时，采用双重注入可以获得质量很好的ＳＩＭＯＸ结构，顶部硅层仅有较少的穿通位错；注入剂量为１．８×１０１８／ｃｍ２时，三重注入可以获得质量好的ＳＩＭＯＸ结构，顶部硅层穿通位错稍多．     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。