应用于开关电源控制芯片的欠压锁存电路的设计

针对单片开关电源控制芯片设计了一种欠压锁存电路,该电路结构简单,无需使用基准电压源,具有功耗低,响应速度快等优点,并可以实现滞回功能.最后在CSMC 0.5 μm CMOS工艺库下使用Cadence Spectre进行了仿真验证,结果表明,芯片正常工作时,欠压锁存电路的平均功耗低于10 mW,响应速度较快,而且电路实现了滞回功能,滞回电压范围为800 mV左右.     

PDP列芯片200MHz工作频率测试方法研究

提出了一种测试PDP列芯片200 MHz工作频率的方法。该方法基于Altera公司中高端的FPGA,利用PLL倍频后的400 MHz内部时钟信号,生成256路PDP列芯片用的200 MHz时钟信号以及2.5 ns的单bit数据信号;通过设计对应的测试接口卡,将FPGA产生的时钟、数据和控制信号提供给PDP列芯片工作;设计目标是通过200 MHz时钟信号的精确移位传输,最终让列芯片的256路高压输出中只有OUT37有频率为568.9 kHz方波信号输出,其他255个输出为恒定高电平;测试结果显示,列芯片的256路高压输出中的确只有OUT37是方波信号,并且频率为567.7 kHz,跟设计值十分接近;该结果表明待测列芯片完全可以工作在200 MHz的时钟频率下,并且数据信号也可以在200 MHz频率下被列芯片正确移位传输。     

磁卡解码芯片中锁相环电路设计

为了产生一个与输入数据同步的脉冲作为磁卡解码芯片的时钟信号.设计了一种数字锁相环电路.该电路通过产生一个与输入数据周期有关的、具有特定宽度的脉冲信号来对输入信息进行处理.最终得到与输入同步的数据、时钟信号,用来控制芯片的工作;另外,该电路还具有纠错能力强,结构简单的优点.测试结果表明;加入该电路后,芯片的工作情况完全符合要求.     

PDP驱动芯片用能量恢复电路的设计

主要提出了一种基于PDP驱动芯片的能量恢复电路,该电路利用将各个输出端通过控制高压开关管连接在一起进行电荷共享的原理,经过Hspice仿真验证具有完整的功能,并在CSMC0.5μm CMOS工艺下得到实现.仿真结果表明这种能量恢复电路不仅可以显著降低驱动芯片的能量损耗,并且具有结构简单的特点,目前被应用于一款等离子电视的列驱动芯片中,降低芯片功耗,提高芯片工作的稳定性.