排序方式: 共有3条查询结果,搜索用时 15 毫秒
1
1.
2.
SOI结构中的薄体效应 总被引:6,自引:6,他引:0
本文使用计算机模拟技术,研究了SOI结构中各部分的电势分布和载流子分布.模拟结果表明:对于有均匀掺杂的P型再结晶硅膜的SOI结构,当硅膜厚度小平相应的最大耗尽层厚度时,会出现“薄体效应”.它表现为:在内层氧化层厚度一定时,再结晶膜愈厚,阈电压愈高;在再结晶膜厚度一定时,内层氧化层愈厚,阈电压愈低,最后达到一个定值,与内层氧化层的厚度无关.正界面电荷进一步降低了由P型再结晶膜构成的SOI结构的阈电压.模拟计算表明,为使SOI结构不出现薄体效应,设计原则就是使适当掺杂的再结晶膜厚度大于最大耗尽层厚度.在硅膜厚度小于最大耗尽层厚度时,为使薄体效应的影响减小,应该采用比较低的硅膜掺杂浓度,比较厚的内层氧化硅层.模拟计算表明,利用薄体效应,可以形成以单晶硅为衬底的,阈电压较低的新型薄膜MOS晶体管.模拟计算还表明,对于薄硅膜的SOI结构,用耗尽层近似推出的阈电压公式是一个简单和比较准确的公式. 相似文献
3.
通过解一维泊松方程,对均匀掺杂的P型硅衬底MOS电容器进行了数值模拟,研究了衬底厚度和背接触势垒对衬底内的电势分布和载流子密度分布的影响.模拟计算结果表明,在硅衬底厚度超过两倍最大耗尽层厚度时,背接触与正界面之间存在一个电中性区,背接触不会影响MOS电容器的性能;在硅衬底的实际厚度比两倍最大耗尽层厚度要小的情况下,背接触势垒对MOS电容器性能有明显的影响:当背接触势垒高度为零伏或负值时,MOS电容器的强反型阈电压随着硅衬底厚度的减薄而增加;当背接触势垒高度为正值时,随着硅衬底厚度的减薄,会出现阈电压先减小后增加的现象. 相似文献
1