基于FPGA的快速除法算法设计与实现

介绍了一种新的除法算法,该算法是利用Taylor展开公式的近似,采用两次乘法操作和一张较小的查找表.整个算法采用verilog语言描叙,设计灵活、实现简单.仿真结果表明该算法具备较高的精度与较快的运算速度.     

基于FPSLIC的嵌入式逻辑分析仪

介绍一种基于FPSLIC嵌入式逻辑分析仪的设计与实现过程。该仪器以最新的片上系统芯片FPSLIC为核心处理器,以RTX51为嵌入式操作系统,采用大屏幕液晶显示,实现了多路高速数字信号的逻辑分析。他的存储深度为1kB,采样速率高达1MHz,还采用示波器同时显示被测的8路信号,十分清晰、稳定。该仪器体积小、性价比高,适用于现场维修、教学和科研等多种场合。     

嵌入式逻辑分析仪的设计与实现

本文介绍了一种嵌入式逻辑分析仪的设计与实现过程。该仪器以单片机AT89C55和FPGA ACEX1K50为核心处理器,采用大屏幕液晶显示和红外键盘控制,实现了带示波器波形显示的嵌入式逻辑分析仪。在软件方面,该仪器以多机通信为基础,让多个处理器协调工作,使得仪器稳定可靠。     

同频带OFDM+AM传输系统方案研究与仿真

提出了一种将基于OFDM的数字信号和AM信号在同频带内传输的方案。对OFDM信号的分离及载波同步技术进行了深入的分析,提出了解决策略,并对整个方案进行了仿真。仿真结果表明,此方案能够实现数字信号和AM信号在同一频带内传输而互不干扰。     

基于VoIP和蓝牙技术的无线电话系统

在局域网内,为有效实现信息传递与通信,解决企业、学校等办公环境下的无线语音通信问题,充分发挥互连网与无线接入的优势,笔者成功构架并实现了基于VoIP和蓝牙技术的无线电话系统。本系统基于VoIP技术,以ARM为移动终端处理器,采用蓝牙无线传输协议,实现局域网内的多路无线IP电话。     

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计．该环路由内插滤波器，预滤波器，平方定时误差检测，环路滤波和定时控制单元组成，仿真结果表明．通过预滤波明显减小了定时抖动，该算法可以达到较好的性能，井由单片FPGA实现，该芯片已成功用于QM全数字接收机中。     

基于VoIP和监牙技术的无线电话系统

在局域网内，为有效实现信息传递与通信，解决企业、学校等办公环境下的无线语音通信问题，充分发挥互连网与无线接入的优势，笔成功构架并实现了基于VoIP和蓝牙技术的无线电话系统。本系统基于VoIP技术，以ARM为移动终端处理器，采用蓝牙无线传输协议，实现局域网内的多路无线IP电话。     

全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。     

数字中频GPS信号软件模拟器设计

在对中频GPS信号理论建模与分析的基础上,采用Matlab/Simulink构建了一种精确的数字中频GPS信号软件模拟器,考虑了噪声、欠采样以及接收机时钟误差等的影响.软件模拟器的实现采用Matlab代码编程与Simulink模型混合的方式,方便了不同算法的实现.与传统的GPS信号模拟器相比,文中设计的软件模拟器具备设计灵活、可扩展、易于使用等诸多优点.