| 基于FPGA的快速除法算法设计与实现 |
| |
| 引用本文： | 胡修林,杨志专,张蕴玉.基于FPGA的快速除法算法设计与实现[J].自动化技术与应用,2006,25(11):27-29. |
| |
| 作者姓名： | 胡修林 杨志专 张蕴玉 |
| |
| 作者单位： | 华中科技大学,电子与信息工程系,湖北,武汉,430074 |
| |
| 摘 要： | 介绍了一种新的除法算法,该算法是利用Taylor展开公式的近似,采用两次乘法操作和一张较小的查找表.整个算法采用verilog语言描叙,设计灵活、实现简单.仿真结果表明该算法具备较高的精度与较快的运算速度.
|
| 关 键 词： | 除法 FPGA verilog 查找表 |
| 文章编号： | 1003-7241（2006）11-0027-03 |
| 收稿时间： | 2006-06-08 |
| 修稿时间： | 2006年6月8日 |
Implementation of a Fast Division Algorithm on FPGA |
| |
| HU Xiu-lin,YANG Zhi-zhuan,ZHANG Yun-yu.Implementation of a Fast Division Algorithm on FPGA[J].Techniques of Automation and Applications,2006,25(11):27-29. |
| |
| Authors: | HU Xiu-lin YANG Zhi-zhuan ZHANG Yun-yu |
| |
| Abstract: | This paper presents a new division algorithm based on the Taylor series expansion, which requires two multiplication operations and a single small lookup table.The algorithm is described by using Verilog HDL code and can easily be implemented. The simulation results show that the algorithm is accurate and fast. |
| |
| Keywords: | Division FPGA verilog lookup table |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
