基于整体退火遗传算法的低功耗最佳极性搜索

针对n变量逻辑函数在不同极性下所对应的XNOR/OR电路功耗和面积不同的特点,首先用信号概率传递算法和多输入XNOR/OR(同或/或)门的低功耗分解算法建立了XNOR/OR电路的功耗估计模型.在此基础上,将基于列表技术的极性转换算法和整体退火遗传算法相结合,提出了一种针对大规模XNOR/OR电路的低功耗最佳极性搜索算法.对8个较大规模MCNC Benchmark电路测试表明,该算法搜索到的最佳极性所对应的XNOR/OR电路与极性0时的XNOR/OR电路相比,平均节省功耗和面积分别达到了84.4%和65.2%.     

一种基于并行搜索策略的苍狼算法

作为一种新型群体智能方法,苍狼算法模拟了苍狼在群体捕食过程中的搜索跟踪、包围、攻击等行为。分析了该算法的优化机理,并对算法优化过程进行了数学定义及描述。提出了一种基于并行搜索策略的改进型苍狼算法,将狼群分组,在整个搜索过程中同时进行局部开发和全局探索活动,以更好地满足目标搜寻的要求。通过典型的基准测试函数对算法进行了性能仿真测试。实验结果表明,与其他群体智能优化方法相比,改进型苍狼算法在收敛速度、收敛精度及鲁棒性等方面均具有一定优势。     

钟控神经MOS管的改进及其在多值电路中的应用

首先对钟控神经MOS管进行研究,提出了相应的改进方法.然后采用此改进的钟控神经MOS管设计了一种新型多值触发器.与传统的触发器相比较,此多值触发器具有结构简单、速度快、功耗低等特点;而且无需改变电路结构就可实现不同基的多值触发器.PSPICE模拟证明了所设计的电路具有正确的逻辑功能.     

混合极性列表技术及其在MPRM电路面积优化中的应用

通过对AND/XOR展开式和函数转换的研究,提出多输出混合极性Reed-Muller(MPRM)表达式列表技术.根据Reed-Muller可编程逻辑阵列(RMPLA)的映射方法以及电路结构建立MPRM电路面积估计模型;在此基础上,结合列表技术和面积估计模型,沿非循环格雷码极性遍历路径进行MPRM电路面积最佳极性搜索,得到面积最优的MPRM电路.通过对19个MCNC和ISCAS基准电路进行测试的结果表明:与Boolean电路和固定极性Reed-Muller(FPRM)电路相比,MPRM电路面积平均减少73.5%和51.8%.     

基于整体退火遗传算法的低功耗极性转换

针对n变量逻辑函数在不同极性下所对应REED-MULLER(RM)电路功耗和面积不问的特点,对信号几率传递算法、多输入XOR/AND(异或/与)门的低功耗分解算法和多成份极性转换算法进行了深入研究,成功地将整体退火遗传算法(whole annealing genetic algorithm,WAGA)应用于RM电路最佳极件的搜索.通过对8个MCNC Benchmark测试表明,算法搜索到的最佳极性,其所对应RM电路的SYNOPSYS综合结果,与极性0时相比,功耗、面积和最大延时的平均节省分别达到了77.2%,62.4%和9.2%.     

求解FPRM电路极性优化问题的改进多目标粒子群算法

针对多目标要求下较大规模固定极性Reed-Muller(FPRM)逻辑电路的极性优化问题,提出一种基于改进多目标粒子群算法的求解方法.首先根据延时、面积及功耗的综合要求建立FPRM电路极性优化的多目标决策模型;然后利用外部档案库引导粒子种群进行兼顾全局搜索及局部开发的双重更新,并通过Pareto占优进行粒子优劣性评价,以获取满足延时短、面积小、功耗低的最优极性解集;最后利用MCNC Benchmark电路进行性能测试,并与3种当前较优算法进行对比,验证了文中算法的有效性.     

基于石墨烯-硅混合集成光波导的电光半加器

设计了一种由基于马赫-曾德尔干涉结构的石墨 烯-硅混合集成光开关级联而成的电光 半加器。通过施加电压调节石墨烯化学势,改变石墨烯在平面方向上的介电常数,引起模式 有效折射 率发生变化,控制光波在基于马赫-曾德尔干涉结构的石墨烯-硅混合集成光开关不同端口 输出,实现 半加器逻辑功能。仿真结果表明:当石墨烯化学势在0.50eV与0.64eV两种状态切换下,在1520nm到1600nm波长范围内,基于马赫-曾 德尔干涉结构的石墨烯-硅混合集 成光开关的最差串扰为－21.57 dB, 插入损耗小于0.109 dB。当数据传输速率为10Gbit/s时,基于石墨 烯-硅混合集成光波 导的电光半加器在1550nm工作波长下,器件的 消光比大于41.05dB。     

抗DPA攻击的功耗平衡SRAM设计

A power balance static random-access memory(SRAM) for resistance to differential power analysis(DPA) is proposed. In the proposed design, the switch power consumption and short-circuit power consumption are balanced by discharging and pre-charging the key nodes of the output circuit and adding an additional shortcircuit current path. Thus, the power consumption is constant in every read cycle. As a result, the DPA-resistant ability of the SRAM is improved. In 65 nm CMOS technology, the power balance SRAM is fully custom designed with a layout area of 5863.6 μm~2.The post-simulation results show that the normalized energy deviation(NED) and normalized standard deviation(NSD) are 0.099% and 0.04%, respectively. Compared to existing power balance circuits, the power balance ability of the proposed SRAM has improved 53%.     

绝热无比型动态触发器和同步时序电路综合

该文从电路三要素理论出发研究低功耗电路，定量描述绝热无比型动态记忆电路。绝热无比型动态触发器利用电容接收和保存信息，避免目前绝热电路中电容上的信息得而复失的现象，其中绝热D和T'触发器只用6管，带‘与或非’输入的绝热D触发器只用9管。在上述理论基础上该文提出绝热无比型动态同步时序电路综合方法，用此法设计出绝热5421BCD码十进制计数器，仅用32管，总功耗小于一个PAL－2N四位二进制计数器的功耗，计算机模拟验证该文方法正确。