总剂量加固对SOINMOS器件抗辐射特性的影响

采用埋层改性工艺对部分耗尽SOI NMOS器件进行总剂量加固,通过测试器件在辐射前后的电学性能研究加固对SOI NMOS器件抗辐射特性的影响。加固在埋氧层中引入电子陷阱,辐射前在正负背栅压扫描时,电子陷阱可以释放和俘获电子,导致背栅阈值电压产生漂移,漂移大小与引入电子陷阱的量有关。通过加固可以有效提高器件的抗总剂量辐射特性,电子陷阱的量对器件的抗辐射性能具有显著影响。     

Trench型N-Channel MOSFET低剂量率效应研究

基于抗辐射100V Trench型N-Channel MOSFET开展了不同剂量率的总剂量辐射实验并进行了分析,创新性提出了器件随低剂量率累积以及不同偏置状态下的变化趋势和机理,给出了器件实验前后的转移曲线和直流参数,进行了二维数值仿真比较,证明了实验和仿真的一致性。研究表明：随高剂量率的剂量增加,器件阈值电压(V_TH)发生了明显负向漂移现象,导通电阻(R_DSON)出现5%左右的降低,击穿电压(BV_DS)保持基本不变;低剂量率下总剂量效应与高剂量率有明显不同,阈值电压漂移量减小,同时出现正向漂移现象;此时导通电阻(R_DSON)和击穿电压(BV_DS)较高剂量率变化量进一步下降。研究认为,低剂量率下器件界面缺陷电荷增加变多,使得阈值电压的漂移方向发生改变,同时低剂量率实验周期是高剂量率的500倍,退火效应也较高剂量率的明显,导致器件参数辐射前后差异性减小。     

总剂量辐射对0.5μm部分耗尽SOI CMOS器件的影响

介绍了基于SIMOX SOI晶圆的0.5μm PD SOI CMOS器件的抗总剂量辐射性能。通过CMOS晶体管的阈值电压漂移,泄漏电流和32位DSP电路静态电流随总剂量辐射从0增加到500 krad(Si)的变化来表现该工艺技术的抗电离总剂量辐射能力。对于H型(无场区边缘)NMOS晶体管,前栅阈值电压漂移小于0.1 V;对于H型PMOS晶体管,前栅阈值电压漂移小于0.15 V;未发现由辐射引起的显著漏电。32位DSP电路在500 krad(Si)范围内,静态电流小于1 m A。通过实验数据表明,在较高剂量辐射条件下,利用该工艺制造的ASIC电路拥有良好的抗总剂量辐射性能。     

SOI抗辐射先进技术研究

SOI以其独特的隔离埋层结构实现了器件、电路的全介质隔离,因此具有漏电小、电容小、免疫闩锁、响应快、功耗低等优点,在快速数字电路、抗辐射领域具有良好的应用基础。基于对SOI技术发展的前沿方案的介绍,探讨沟道应变技术以及薄埋层技术如何来优化PD SOI的浮体效应、自热效应,提高SOI的电路的速度,降低寄生效应以及功耗损失。SOI技术对现有成熟的CMOS技术具有很高的兼容性,发展可行性巨大,必将打破体硅的极限,引发硬件行业的重大革命。     

抗辐射SOI器件栅氧可靠性研究

对抗辐射SOI器件栅氧可靠性进行研究,比较了体硅器件、SOI器件、抗总剂量加固SOI器件的栅氧可靠性,发现SOI材料片的制备与抗总剂量加固过程中的离子注入工艺都会对顶层硅膜造成影响,进而影响栅氧可靠性。最后通过恒压应力法表征栅氧介质随时间击穿(TDDB)的可靠性,结果显示抗总剂量辐射加固工艺的12.5 nm栅氧在125℃高温5.5 V工作电压下TDDB寿命达到14.65年,满足SOI抗总剂量辐射加固工艺对栅氧可靠性的需求。     

STI场区加固NMOS器件总剂量效应

基于0.18 μm CMOS工艺开发了浅槽隔离(STI)场区抗总剂量辐射加固技术,采用离子注入技术使STI/衬底界面处的P型硅反型阈值提高,从而增强NMOS器件的抗辐射能力。实验表明,加固NMOS器件在500 krad(Si)剂量点时,阈值电压无明显漂移,漏电流保持在10-12量级,其抗辐射性能明显优于非加固NMOS器件。通过STI场区加固工艺的研究,可有效提高电路的抗总剂量辐射能力,同时避免设计加固造成芯片面积增大的问题。     

NLDMOS器件单粒子效应及Nbuffer加固

提出了一种漂移区具有Nbuffer结构的N型横向扩散金属氧化物半导体(NLDMOS)结构,以提高器件抗单粒子烧毁(single-event burnout, SEB)能力。通过TCAD仿真验证了该结构的电学和抗单粒子特征。在不改变器件性能的前提下,18 V NLDMOS SEB触发电压由22 V提高到32 V,达到理论最大值,即器件雪崩击穿电压。具有Nbuffer结构的NLDMOS器件可以抑制单粒子入射使得器件寄生三极管开启时的峰值电场转移,避免器件雪崩击穿而导致SEB。此外,对于18～60 V NLDMOS器件的SEB加固,Nbuffer结构依然适用。