TiSi_2 Polycide LDD MOS工艺研究

本文着重研究了０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＮＭＯＳ器件工艺技术．用ＲＩＥ刻蚀获得了０．６μｍ严格各向异性的精细结构２分析研究表明ＴＥＯＳＳｉＯ２膜厚ｔｆ、多晶硅栅的剖面倾角θ是影响侧壁宽度Ｗ的重要因素，经优化后可控制Ｗ为０．３０～０．３２μｍ；在Ａｌ与Ｓｉ之间引入一层ＴｉＮ／Ｔｉ复合层作为Ａｌ－Ｓｉ间的扩散势垒层，获得了良好的热稳定性．上述工艺技术已成功地应用于０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＥ／ＤＭＯＳ３１级环形振荡器的研制，其平均缴延迟为３１０Ｐｓ（０．２９ｍＷ／级），工作电压     

硅、锗和氩离子注入富硅二氧化硅的电致发光

将Si、Ge和Ar三种离子注入到磁控溅射制备的富硅二氧化硅和热生长的二氧化硅中,在N2气氛中,作550、650、750、850、950和1050℃退火后,进行电致发光研究.对比样品为退火条件相同的未经注入的上述两种二氧化硅.对于离子注入情况,只观察到Au/1050℃退火的离子注入的富硅二氧化硅/p-Si的电致发光.低于1050℃退火的离子注入富硅二氧化硅和上述各种温度下退火的热生长二氧化硅,无论离子注入与否,都未观察到电致发光.Au/未注入富硅二氧化硅/p-Si的电致发光光谱在1.8eV处出现主峰,在2.4eV处还有一肩峰.在Au/Si注入富硅二氧化硅/p-Si的电致发光谱中,上述两峰的强度分别增加了2倍和8倍;在Au/Ge注入不大,但都观测到峰位位于2.2eV的新发光峰.采用隧穿-量子限制-发光中心模型对实验结果进行了分析和解释.     

自对准Ti－SALICIDE LDD MOS工艺研究

本文着重研究了０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＭＯＳ工艺技术．ＴｉＳｉ２的形成采用两步快速热退火及选择腐蚀完成，Ｔｉ膜厚度的最佳选择使ＳＡＬＩＣＩＤＥ工艺与０．２μｍ浅结相容，源／漏薄层电阻为４Ω／□．上述技术已成功地应用于０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＮＭＯＳ器件及其Ｅ／ＤＭＯＳ３１级环形振荡器的研制，特性良好．     

CMOS集成电路用Φ150—200mm外延硅材料

报道了 Φ15 0 m m CMOS硅外延材料的研究开发及集成电路应用成果 ,对 Φ2 0 0 mm P/P-硅外延材料进行了初步探索研究 .Φ15 0 m m P/P+硅外延片实现了批量生产 ,并成功应用于集成电路生产线 ,芯片成品率大于 80 % .硅外延片的参数指标能满足集成电路制造要求     

CMOS集成电路用φ150-200mm外延硅材料

报道了Ф150mm CMOS硅外延材料的研究开发及集成电路应用成果,对Ф200mm P/P硅外延材料进行了初步探索研究.Ф150mm P/P+硅外延片实现了批量生产,并成功应用于集成电路生产线,芯片成品率大于80%.硅外延片的参数指标能满足集成电路制造要求.     

硅、锗和氩离子注入富硅二氧化硅的电致发光

将Si、Ge和Ar三种离子注入到磁控溅射制备的富硅二氧化硅和热生长的二氧化硅中,在N2气氛中,作550、650、750、850、950和1050℃退火后,进行电致发光研究.对比样品为退火条件相同的未经注入的上述两种二氧化硅.对于离子注入情况,只观察到Au/1050℃退火的离子注入的富硅二氧化硅/p-Si的电致发光.低于1050℃退火的离子注入富硅二氧化硅和上述各种温度下退火的热生长二氧化硅,无论离子注入与否,都未观察到电致发光.Au/未注入富硅二氧化硅/p-Si的电致发光光谱在1.8eV处出现主峰,在2.4eV处还有一肩峰.在Au/Si注入富硅二氧化硅/p-Si的电致发光谱中,上述两峰的