基于几何规划的布尔可满足问题求解方法

布尔可满足问题是计算机科学中诸多领域的重要问题,它的快速求解具有十分重要的意义.将具有实际物理背景的Solar算法中的拟物算法与几何规划相结合,提出并实现了一种布尔可满足性问题的连续求解方法.经实验验证,这种算法对布尔可满足性问题的求解具有一定的实用价值.     

使用逻辑锥分割的组合电路等价性验证

为了提高等价性验证在数字电路中的验证效率,提出一种逻辑锥分割和可满足性相结合的方法。通过划分规则把参照电路和实现电路划分成若干个逻辑锥,利用匹配技术对两者的逻辑锥进行匹配,将已匹配的两个逻辑锥的输出用一个异或门连接,从而得到Miter电路,将该结构转换成相应的合取范式,用可满足性引擎来验证Miter电路是否功能等价。在ISCAS’85基准电路的实验结果表明该方法的可行性。     

基于模型检测的半结构化数据查询

在Web迅猛发展和半结构化数据急剧膨胀的今天,Web上的半结构化数据查询日益成为信息技术领域一个重要的研究发展方向。现有的半结构化查询语言在查询效率上存在着不足。文章提出了一个将模型检测技术应用到半结构化数据查询的新方法,它通过把数据库看作Kripke状态变迁系统,把查询解释为时序逻辑CTL公式,将查询过程转化为模型对公式的满足问题,通过模型检测过程高效地完成数据查询,从而使查询可以在多项式时间内完成,很好地改善了查询效率。最后,给出了该方法在现有半结构化查询语言Lorel上的应用。     

基于LoRa的地下停车场车辆定位系统设计

利用LoRa在抗干扰、低功耗、低成本方面的优势，设计了一种基于LoRa的地下停车场车辆定位系统。针对地下停车场特殊通信环境，对非视距（Not Line of Sight，NLOS）时延模型进行分析。将排序算法与典型均值滤波算法相结合，改善典型均值滤波算法只能将脉冲噪声在滤波窗口内均摊而不能彻底消除的固有缺陷。通过参数拟合的方法，对地下停车场环境下规律性的NLOS时延和节点模块处理误差进行抑制。对三边定位算法进行优化，提高定位精度，避免无解情况的发生。在实际环境中进行测试，验证了系统的可行性。     

一种新型实用的便携式充电箱

详细介绍了一种新型实用的便携式充电箱。该充电箱充电电池只数多 ,可充电池种类多 ,一机多用 ,自动化程度高 ,具有结构新颖、通用性好、实用性强等特点     

圆柱齿轮的测绘步骤

一、直齿圆柱齿轮的测绘步骤 1.首先测出一对齿轮的齿数Z_1、Z_2和实际顶圆直径D′_(e1)、D′_(e2)。 2.测出一个或一对啮合齿轮的齿部实际公法线长度L_n实1、L_((n-1) ) 实1或L_n实2、L_((n-1) ) 实2。式中:L_(n) 实1与L_((n-1) ) 实1-第一个齿轮卡n个齿与卡(n-1) 齿的实际公法线长度; L_n实2与L_((n-1) ) 实2-第二个齿轮卡n个齿与卡(n-1) 齿的实际公法线长度。 3.分别计算基节值:     

基于异步芯片的多模态神经生理信号采集技术

心理生理计算目前主要基于同步芯片的神经生理信号采集技术进行分析研究,而人体神经生理活动表征具有异步属性,同步采集技术无法精准、实时和高效地刻画人体神经生理信号活动规律。如何低功耗、低冗余、实时精准地采集异步多模态神经生理信号成为心理生理计算首要解决的难题。针对这一难题,本文以研究微观神经生理活动规律和宏观心理生理活动为目的,解决异步多模态生理信息采集方案和相匹配的被动生理信号传感技术的设计难点,设计研发了首款异步生理信号处理芯片,该芯片具备低功耗、高精度时序、高性能计算和抗干扰的特点。最后展望了该芯片在脑科学和类脑计算领域的应用前景。     

基于约束数据捆绑两相握手协议的8位异步Booth乘法器设计

以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本论文依据纯异步电路系统的设计方法,采用"约束数据捆绑"两相握手通讯协议的Click微流水线,根据控制和数据处理分离的策略,实现了这种改进算法的8位乘法器,并在FPGA上进行了验证.在45nm工艺制程的FPGA条件下,与相同体系结构的同步乘法器相比,这种异步乘法器在面积和功耗大体相同的情况下,运算速度大体提升超过12倍.     

基于FPGA误差可控的浮点运算加速器研究

浮点运算是高性能计算(HPC)领域的基础运算。在大数据与云计算的背景下,高性能计算平台需要处理的数据量与日俱增,而且浮点数的舍入误差在大规模、长时程的运算中会产生累积,因此,在提升浮点运算性能的同时保证计算结果的可靠性非常重要。利用现场可编程门阵列(FPGA)可编程、低功耗、灵活性强的特点,针对含复杂单项运算的浮点多项式设计一种浮点运算加速器。基于无误差变换的思想,通过计算得出舍入误差值,将其补偿到浮点数值上,从而实现误差可控。采用异步并行的方式实现运算加速,并通过构建CPU-FPGA平台最大化地利用计算资源,保证计算任务执行的高效性。数据测试结果表明:在不限制对称性下的数值相对论模拟运算中,该加速器在200 MHz的主频下可达到91.85 MFLOPs的峰值性能;与Intel i7 6700K CPU运行最大线程数的性能相比,该加速器实现了50.54的加速比,并在该条件下获得了平均53.6%的精确结果百分比以及更低的相对误差,表明其具备较高的可靠性。