具有片上多段基准源的14位宽温度范围高SNDR全差分逐次逼近型模数转换器

介绍了一种带有片上多段带隙基准源的14位低功耗自定时全差分逐次逼近型模数转换器。采用一个在-40到120℃温度范围内具有1.3ppm/℃温度系数的片上多段带隙基准电压源来为逐次逼近型模数转换器提供高精度基准电压源。设计中用格雷码代替二进制编码来减少衬底噪声从而增加整个系统的线性度。采用自定时位循环来增加时间利用率。该14位模数转换器利用TSMC 0.13μm CMOS工艺流片。该逐次逼近型模数转换器在室温2M/s 转换速率条件下能够获得81.2dB SNDR (有效位数13.2) 和85.2dB SFDR,并且在2M/s转换速率下在-40到120℃温度范围内能够保持12位以上有效位数。     

SOI CMOS SRAM单元单粒子翻转效应的模拟

为简单快速模拟静态随机存储器(SRAM)的单粒子效应,在二维器件数值模拟的基础上,以经典的双指数模型为原型,通过数值拟合得到了单粒子效应瞬态电流脉冲的表达式,考虑晶体管偏压对瞬态电流的影响,得到修正的瞬态电流表达式,将其带入电路模拟软件HSPICE中进行SRAM存储单元单粒子翻转效应的电路模拟,通过与实际单粒子实验结果的对比,验证了这种模拟方法的实用性。     

n型4H-SiCMOS电容的特性

在n型4H-SiC外延层上，采用H2, O2合成的办法，热生长30nm的SiO2层，并制备出Al栅MOS电容，完成了C-V特性的测试和分析工作，根据测试结果得出了SiO2与4H-SiC外延层的界面特性，并计算出n型4H-SiC外延层的掺杂浓度. 结果表明H2, O2合成热生长的SiO2与4H-SiC外延层之间具有较好的界面特性，界面态密度较小. n型4H-SiC外延层的掺杂均匀，浓度为1.84e17cm-3.     

双极线性稳压器中子辐射位移效应研究

双极线性稳压器广泛应用于空间设备,中子辐射效应不容忽视。对国产双极线性稳压器在不同负载偏置下的中子辐射效应开展研究。试验过程中发现,负载越大,位移损伤效应越明显。试验后通过加载不同负载的详细在线测试发现,不同偏置下的输出电压差异是由于负载的不同引起的。辐照偏置对双极线性稳压器的位移损伤无显著影响,但中子位移效应导致了双极线性稳压器的带载能力严重降低,使其失去负载调整能力。因此,在工程评估时,应结合应用需求,选择合理的负载进行评估。     

瞬时剂量率效应激光模拟测试技术

瞬时剂量率辐射效应模拟测试存在着试验资源有限、环境电磁干扰强、重复性不高等不利因素。本文开发了瞬时剂量率效应脉冲激光模拟测试技术,以1 064 nm激光构建完整精细的剂量率效应地面模拟测试系统。利用此系统开展了不同工艺节点、不同沟道类型、不同衬底形式的瞬时剂量率效应实验研究。仿真实验结果表明相同条件下,体硅器件光电流比绝缘衬底上的硅(SOI)器件大10倍以上,光电流受源漏电压影响也大于SOI器件。     

DSOI-a novel structure enabling adjust circuit dynamically

A double silicon on insulator (DSOI) structure was introduced based on fully depleted SOI (FDSOI) technology. The circuit performance could be adjusted dynamically through the separate back gate electrodes applied to N-channel and P-channel devices. Based on DSOI ring oscillator (OSC), this paper focused on the theoretical analysis and electrical test of how the OSC''s frequency being influenced by the back gate electrodes (soi2n, soi2p). The testing results showed that the frequency and power consumption of OSC could change nearly linearly along with the back gate bias. According to the different requirements of the circuit designers, the circuit performance could be improved by positive soi2n and negative soi2p, and the power consumption could be reduced by negative soi2n and positive soi2p. The best compromise between performance and power consumption of the circuit could be achieved by appropriate back gate biasing.     

改性的薄SOS膜CMOS器件辐射加固特性

利用注硅固相外延的方法对0.2μm SOS薄硅膜材料进行改性,并制作了单管pMOSFET,nMOSFET及54HC04电路．测量了单管的迁移率,并对样品进行了瞬态辐射实验和总剂量辐射实验,发现用改性后的SOS薄硅膜材料制作的电路,不仅具有同标准0.5μm SOS材料制作的电路相当的动态特性,而且具有很好的抗瞬态辐射能力,并且其抗总剂量辐射能力也达到了很高的水平．     

集成电路的通用单粒子效应测试系统设计

为满足种类繁多、功能复杂集成电路的单粒子效应评估需求,克服目前国内地面单粒子辐照实验环境机时紧张、物理空间有限等方面的限制,设计实现了一款高效通用的集成电路单粒子效应测试系统。创新性地采用旋转立体垂直结构,包含一个多现场可编程门阵列(FPGA)电测试平台、运动控制分系统和被测器件装载板。便携式箱体结构仅需3个DB9接口即可完成所有与外界连线;基于LabVIEW实现上位机交互界面,界面友好;基于多FPGA平台实现下位机测试程序,灵活可扩展,通用性强。可实现8种300及以下管脚集成电路的一次安装、自动切换和10°~90°的角度辐射。实时监控并后台记录翻转数据、翻转时间、电路状态等细节信息,测试频率可达100 MHz。已通过专用集成电路(ASIC)、静态随机存取存储器(SRAM)、控制器局域网络(CAN)接口电路等集成电路的多次实测,验证了该系统的可靠性及其高效稳定、集成度高、安装调试方便等特点。     

A radiation-hardened SOl-based FPGA

A radiation-hardened SRAM-based field programmable gate array VS1000 is designed and fabricated with a 0.5μm partial-depletion silicon-on-insulator logic process at the CETC 58th Institute.The new logic cell （LC）,with a multi-mode based on 3-input look-up-table（LUT）,increases logic density about 12%compared to a traditional 4-input LUT.The logic block（LB）,consisting of 2 LCs,can be used in two functional modes:LUT mode and distributed read access memory mode.The hierarchical routing channel block and switch block can significantly improve the flexibility and routability of the routing resource.The VS1000 uses a CQFP208 package and contains 392 reconfigurable LCs,112 reconfigurable user I/Os and IEEE 1149.1 compatible with boundary-scan logic for testing and programming.The function test results indicate that the hardware and software cooperate successfully and the VS1000 works correctly.Moreover,the radiation test results indicate that the VS1000 chip has total dose tolerance of 100 krad（Si）,a dose rate survivability of 1.5×10¹¹rad（Si）/s and a neutron fluence immunity of 1×10¹⁴ n/cm².     

n型4H-SiC MOS电容的特性

在n型4H-SiC外延层上,采用H2,O2合成的办法,热生长30nm的SiO2层,并制备出Al栅MOS电容,完成了C-V特性的测试和分析工作,根据测试结果得出了SiO2与4H-SiC外延层的界面特性,并计算出n型4H-SiC外延层的掺杂浓度.结果表明H2,O2合成热生长的SiO2与4H-SiC外延层之间具有较好的界面特性,界面态密度较小.n型4H-SiC外延层的掺杂均匀,浓度为1.84×1017cm-3.