排序方式: 共有25条查询结果,搜索用时 289 毫秒
1.
利用OVP(Open Virtual Platform)提供的模型创建基于TLM2.0的硬件虚拟平台,可以为嵌入式软件提供一个快速有效的开发环境,实现软件和硬件的协同设计。提早开发出的软件也可以对系统虚拟平台进行功能验证,分析系统性能,确定系统的最优架构。 相似文献
2.
分析了ZigBee多点监控网络中休眠节点工作不同步、网络性能不稳定等问题,提出基于混合休眠策略的 ZigBee多点监控自组网设计方案,完成基于Z Stack的软件设计,并组建ZigBee星型网络进行测试。实验结果表明,节点在维持低功耗的同时,系统的同步性、稳定性得到了提高。 相似文献
3.
4.
5.
近年来,世界各工业发达国家汽轮发电机单机容量从战后的十几万千瓦发展到100万千瓦以上。随着单机容量的不断发展,其所需励磁功率亦增加。受励磁机设计水平的限制,不能使其电压过高,因此用提高励磁电流的办法来提高励磁机的容量。 目前国内运行的汽轮发电机绝大多数采用传统的电刷——集电环传导电流方式;有 相似文献
6.
H.264编码器中的帧内4×4预测部分具有严重的数据依赖性,它的硬件化设计很难采用流水线实现,从而导致关键路径很长,硬件利用率很低,成为H.264编码器设计中的一个瓶颈。针对这个问题,在不减少预测模式和不增加系统资源的前提下,提出了一种新的结构,它通过利用原始像素进行模式判决和利用重构像素进行帧内预测的方法,可以使帧内预测与重构循环完全流水线实现,基本上达到了100%的硬件利用率,而且没有明显的PSNR损失。所提出的硬件结构可在215个时钟周期内完成一个宏块的帧内4×4预测。用SMIC 0.13μm工艺库综合,结果显示该结构最高可运行在250 MHz,面积约为116千门,可支持4 096×2 160@30 f/s(帧/秒)视频序列的实时编码。 相似文献
7.
针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。 相似文献
8.
基于FPGA的二维DCT IP核优化设计 总被引:1,自引:0,他引:1
采用行列分解法实现了二维DCT变换,其一维DCT采用Loeffler算法结构,结合位宽优化与CSD乘法优化,在FPGA芯片上无内嵌硬件乘法器情况下,一维DCT计算模块仅需要1504LUTs;有内嵌硬件乘法器情况下,仅需要688LUTs与22个内嵌9*9乘法器。将二维DCT计算模块封装为wishbone接口的IP核,在AlteraDE2-70开发板上实测二维DCT计算速度是软件快速DCT算法的296倍,可应用于JPEG图像处理、音频处理等场合。 相似文献
10.