2-GHz CMOS射频低噪声放大器的设计与测试

本文采用CMOS工艺,针对无线通信系统前端(Front-end)的低噪声放大器进行了分析、设计、仿真和测试.测试结果表明,该放大器工作在2.04-GHz的中心频率上,3dB带宽约为110MHz,功率增益为22dB,NF小于3.3dB.测试结果与仿真结果能够很好地吻合.     

2.4GHz零中频接收机中正交相位的自校准设计

提出了实现在一个2.4GHz零中频接收机中的一种正交相位自校准方法.这种方法基于一个采用提出的正交相位检测器的延迟锁定环路来大大减小正交相位误差.该接收机采用0.18μm CMOS工艺实现.测试结果显示正交相位误差可以被校准到1°以内,满足了系统的要求.     

频率覆盖3.2～6.1 GHz的CMOS LC VCO

通过提高MIM电容的调整范围,实现了一个覆盖3.2～6.1 GHz的CMOS LC VCO.该VCO使用0.18μm射频CMOS工艺制作,芯片面积约为1260μm×670μm.当输出5.5GHz时,VCO内核消耗功率为17.5mW;在100kHz频偏处的相位噪声是～101.67dBc/Hz.     

椭圆曲线密码处理器的高效VLSI设计与实现

采用复合武硬件设计方法，通过数学公式推导和电路结构设计，完成了一款GF（2m）域椭圆曲线密码处理器的高效VLSI实现。以低成本为目标，对算术逻辑模块的乘法、约减、平方、求逆，以及控制电路模块都进行了优化设计。按照椭圆曲线密码的不同运算层次，设计了不同层次的控制电路。该处理器综合在中芯国际SMIC0．18μm标准工艺库上．比相关研究的芯片面积节省48％，同时保证了很快的速度。     

INVESTIGATION ON RESONANT TUNNELING IN GaAs/Al_xGa_(1-x)As DBD USING TUNNELING SPECTROSCOPY

Experimental investigation on resonant tunneling in various GaAs/Al_xGa_(1-x)Asdouble barrier single well structures has been performed by using tunneling spectroscopy atdifferent temperatures.The results show that in addition to resonant tunneling via GaAs wellstate confined by Al_xGa_(1-x)As Γ-point barrier there exists resonant tunneling via GaAs well stateconfined by Al_xGa_(1-x)As X-point barrier for both indirect(x>0.4)and direct(x<0.4)cases.     

一种采用电压补偿技术的DC/DC开关电源软启动电路

提出了一种采用BiCMOS工艺和电压补偿技术实现的软启动控制电路。该电路消除了浪涌电流现象，避免了开关电源重启动。HSPICE模拟表明，对于一个输入电压为10V、输出电压为3.3V的降压型开关电源系统，负载电流为3.3A的条件下，利用该软启动电路，电感电流和输出电压近似分别以3.3mA/μs和2.5mV/μs速度平稳上升，表明该软启动电路的控制能力很强。此控制思想和结构适合各种DC/DC开关电源的软启动电路设计。     

一种适用于多种公钥密码算法的模运算处理器

文章设计了一种能够实现多种公钥密码算法（如RSA、ECC、DSA等）的协处理器。通过分析几种常用的公钥密码算法，归纳了一组最常用的基本模运算指令。基于基本指令，设计优化了处理器硬件结构。用微代码循环调用执行这些基本指令，实现其他各种模运算指令。基于这些模运算指令，处理器可实现多种公钥密码算法的运算。该处理器支持从106位到2048位多种长度的模运算。采用流水线结构设计，处理速度较快。处理器占用芯片面积小，核心电路等效门数约为26000门，适用于智能卡等对芯片面积有严格限制的应用。     

具自主产权的中国IC设计:从理想到实践

集成电路产业的发展对于中国经济与社会发展具有至关重要的作用，这已成为人们的共识。但是．对于制造中国电子信息产业“心脏”的IC设计业来说．究竟该如何发展，在有限的条件下实现突破，却是一道未知的迷题。清华大学微电子学研究所陈弘毅教授．基于对第二代身份证IC芯片设计和应用的切身体会，写下本文、对具有自主产权的中国IC设计业的实践，提出了独到见解。     

一种采用压缩阵列的新型自适应块匹配运动估值器

在视频图像压缩编码中，运动估值计算量巨大、其硬件实现极富挑战性，本文提出一种采用压缩阵列的新型低频滞块匹配运动估值器结构，该结构既能够有效地实现全搜索，又能够实现如三步搜索等快速分层搜索算法，与传统的累加树型结构相比，其运行效率显著提高，而芯片面积进一步减少，在此基础上，本文还提出一种自适应夫匹配和硬件实现方法，使块匹配运算量再降低约１／２－１／４，并以很小的硬件开销进一步降低了延滞。