数字信号处理的FPGA实现

介绍了三种常见的数字信号处理过程的FPGA实现,包括频率合成、AM调制和FM调制,并进行仿真和硬件下载验证。     

基于小波变换的ECG信号压缩及其FPGA实现

小波变换在ECG信号处理中的应用得到了很多研究人员的关注。本文研究了5层5/3提升小波变换及其反变换的FPGA实现,并将其应用于ECG信号的压缩,在均方误差可控的范围内获得了较大的压缩比,并利用设计的硬核实现了信号的重建。     

基于FPGA的Sobel边缘检测应用

针对目前数字图像处理速度慢的问题,提出了一种基于FPGA器件的Sobel边缘检测实现方案.Sobel边缘检测分别在FPGA和MATLAB上仿真实现,仿真结果表明,该方案可以大幅提高Sobel边缘检测的速度,并且获得了很好的边缘检测效果.最后列举了一个基于FPGA器件的Sobel边缘检测的应用实例.     

一种13bit 40MS/s采样保持电路设计

设计了一个用于13bit40MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开关。采用电源电压为3.3V的TSMC0.18μm工艺对电路进行设计和仿真,仿真结果表明,在40MHz的采样频率下,采用保持电路的SNDR达到84.8dB,SFDR达到92dB。     

基于源耦合逻辑的正交二分频器设计

设计了一种基于源级耦合结构的正交二分频电路,由两个完全相同的源级耦合D触发器级联构成,交替工作于触发和锁存模式。对传统的源级耦合结构做了适当改进,采用动态负载,通过对PMOS管的开：是控制很好地解决了电路工作速度和输出摆幅间的矛盾;且时钟开关PMOS和NMOS采用不同直流偏置,便于低电源电压下直流工作点的选取。采用TSMC 0．18μmRFCMOS工艺进行仿真验证。实验结果表明,分频器在1．92GHz愉入时钟频率下能正常实现正交二分频,有较宽的锁定范围,且在3V电源电压下功耗仅为1．15mW。     

IC高层自动测试矢量生成算法

针对目前已有的高层电路模型普遍没有很好的同时体现描述的可控性和可观性,本文从时序电路RTL行为描述抽象出一种CRG电路模型.并在此模型上直接对其进行测试生成或可测试性分析等计算机辅助测试.试验表明,该模型和算法是有效的.     

一种适合检测生物电信号的基于斩波技术的放大器

由于生物电信号非常微弱,容易受量测环境及电路本身等因素所影响,故要求该放大器具有低噪声和低失调电压的性能。据此提出了一款适合检测生物电信号的差分差值放大器,并应用了斩波技术来降低低频噪声和失调电压的影响。通过Cadence公司的Spectre仿真结果,电路测得增益达34 dB,共模抑制比可达114.2 dB。该电路采用上华DPDM0.6μm CMOS工艺。     

CMOS可调谐环形压控振荡电路的设计

介绍作为芯片内部时钟源的环形压控振荡器(VCO),采用恒流源反相器为核心,应用互补型开关作为可变电阻器,并通过控制电压来调节电阻值,从而达到频率可调谐的目的.在Cadence Spectre下采用CSMC 0.6 μm CMOS工艺进行仿真模拟,得到调谐范围为3～1.0 MHz波形较好的信号.该电路易于集成、功耗低.     

CMOS可调谐环形压控振荡电路的设计

介绍作为芯片内部时钟源的环形压控振荡器(VCO),采用恒流源反相器为核心,应用互补型开关作为可变电阻器,并通过控制电压来调节电阻值,从而达到频率可调谐的目的.在Cadence Spectre下采用CSMC 0.6μm CMOS工艺进行仿真模拟,得到调谐范围为3~1.0 MHz波形较好的信号.该电路易于集成、功耗低.     

数字卫星广播电视信道调制解调器的研究

数字卫星广播电视《DVB-S）采用的调制方式是四进制相移键控《QPSK）。正交相移键控《π／4-QPSK）是QPSK的改进方式。本文以Matlab／Simulink为软件平台，对这两种调制方式进行了模型构建、系统设计、仿真演示、结果显示、误差分析以及综合性能分析。重点对π／4-QPSK和QPSK进行了分析和验证。仿真结果表明π／4-QPSK的包络波动幅度更小。频带效率更优，抗噪性能更好。以及硬件实现更简单。