一种新型双Fin ESD防护单元研究

为满足小尺寸器件的ESD防护需求，基于Fin技术，提出了一种具有寄生SCR的STI双Fin结构。通过采用双Fin布局和深掺杂技术，减小了器件的基区宽度，避免了Fin技术中由弱电导调制导致的SCR无法开启的现象。仿真结果表明，相比于DFSD结构，新结构失效电流I_t2/Wlayout从21.67 mA/μm增加到28.33 mA/μm;触发电压V_t1从14.08 V减小到9.64 V。在ESD来临时，新结构能够实现有效的开启，泄放大电流。     

一种具有衬底n型电荷区的高压LIGBT

本文基于4μm漂移区厚度提出一种具有衬底浮空n型电荷区的新型LIGBT（NR-LIGBT）。由于n型电荷区的电场调制作用,器件的纵向击穿特性得到加强,击穿电压得到明显的提高。由于高的单位微米平均电场,因此新器件具有面积成本低、电流能力强和关断时间短的特点。模拟结果表明：在相同的100μm漂移区长度下,新结构的击穿电压比常规结构（C-LIGBT）提高了58％。并且,在相同的阻断能力下,新结构的关断时间短于常规器件。     

用于智能功率集成电路的PTG-LDMOST

提出一种用于智能功率集成电路的基于绝缘体上硅(SOI)的部分槽栅横向双扩散MOS晶体管(PTG-LDMOST)。PTG-LDMOST由传统的平面沟道变为垂直沟道,提高了器件击穿电压与导通电阻之间的折衷。垂直沟道将开态电流由器件的表面引向体内降低了导通电阻,而且关态的时候耗尽的JFET区参与耐压,提高单位漂移区长度击穿电压。仿真结果表明:对于相同的10微米漂移区长度,新结构的击穿电压从常规结构的111V增大到192V,增长率为73%。     

一种采用多个渐变反型电荷层优化电场的LDMOST

A lateral double-diffused metal-oxide-semiconductor field effect transistor （LDMOST） with multiple n-regions in the p-substrate is investigated in detail. Because of the decrescent n-regions, the electric field distribu- tion is higher and more uniform, and the breakdown voltage of the new structure is increased by 95%, in comparison with that of a conventional counterpart without substrate n-regions. Based on the trade-off between the breakdown voltage and the on-resistance, the optimal number of n-regions and the other key parameters are achieved. Furthermore, sensitivity research shows that the breakdown voltage is relatively sensitive to the drift region doping and the n-regions＇ lengths.     

阶梯掺杂P柱区二维类超结LDMOS的研究

提出了一种阶梯掺杂P柱区二维类超结LDMOS结构。漂移区采用P/N柱交替掺杂的方式形成纵向类超结。漂移区的P柱采用掺杂浓度从源端到漏端逐渐变低的变掺杂结构。这种变掺杂P柱区的引入对衬底辅助耗尽效应所带来的电荷不平衡问题进行了调制,使得漂移区可以充分耗尽,提高了耐压。P区变掺杂可以提高N区浓度,降低了导通电阻。与常规二维类超结LDMOS结构相比,击穿电压提高了30%,导通电阻下降了10.5%,FOM提升了87.6%,实现了击穿电压与导通电阻的良好折中。     

基于阳极弱反型层消除负阻效应的新型SOI LIGBT

在SOI衬底上,制作了一种基于阳极弱反型层消除负阻效应的新型横向绝缘栅双极晶体管(SOI AWIL-LIGBT)。利用反型所形成的高阻值电阻来使PN结阳极快速导通,阳极P+区中的空穴可以更快地注入漂移区,从而消除负阻效应。仿真结果表明,该新型LTGBT在保证关断速度不变的情况下,击穿电压为307 V(漂移区长度为18 μm)比,比常规SA-LIGBT提升了56%,并消除了负阻效应。     

一种快关断的新型ESD电源箝位电路

提出了一种新型电源箝位电路,旨在解决传统电路中存在的泄漏电流大、误触发、低导通时间等问题。该电路通过引入双极晶体管(BJT),利用BJT电流放大作用以降低电容容值,再利用MOS管和串联二极管的反馈作用以调整触发电压,来提升箝位电路的性能。仿真结果表明,该电路可以快速响应ESD事件,并且可以实现快速关断的功能,从而快速泄放电流,避免对内部电路造成损坏。     

SJ-LDMOST中的衬底辅助耗尽效应

SJ-LDMOST是半导体功率集成技术的核心器件之一,但其击穿电压和比导通电阻之间的优化决定于衬底辅助耗尽效应的消除。这里在分析衬底辅助耗尽效应机理的基础上,将业界消除衬底辅助耗尽效应的主要方法分成两类,并提出通过引入新构造提高漏极纵向击穿电压以彻底消除衬底辅助耗尽效应的途径。     

全耗尽型浮空埋层LDMOS的耐压特性

提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%.     

全耗尽型浮空埋层LDMOS的耐压特性

提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%.