一种100 MHz~12 GHz高功率SPDT射频开关

基于0.13 μm CMOS SOI工艺,设计并实现了一种100 MHz~12 GHz高功率SPDT射频开关。该射频开关为吸收式射频开关,开关支路为串并联的拓扑结构。采用负压偏置设计,减小了插入损耗,提高了隔离度。采用多级开关管堆叠设计,提高了开关的输入1 dB 压缩点。测试结果表明,在100 MHz~12 GHz频率范围内,该射频开关插入损耗小于1.5 dB,隔离度大于31 dB,输入1 dB 压缩点大于40 dBm。芯片尺寸为1.1 mm ×1.1 mm。     

一种基于相移补偿技术的Ka波段四通道幅相控制芯片

提出了一种基于衰减器附加相位补偿技术的Ka波段四通道幅相控制芯片,采用有源矢量合成移相器和无源衰减器进行高精度幅相控制,每个通道由功率放大器、有源移相器、无源衰减器、功分器等单元构成。提出了一种新颖的基于可调谐补偿电容阵列的相移补偿技术,实现了较低的衰减附加相移。测试结果表明,通道增益大于24 dB,带内增益平坦度小于2 dB,输出1 dB压缩点大于10 dBm,发射效率大于12%@P_1dB,6位RMS移相精度小于2°,5位RMS衰减精度小于1 dB,衰减相位误差小于4°。     

24~30 GHz高精度低附加相移数控衰减器

基于0.18 μm CMOS工艺,设计并实现了一种5位高精度低附加相移数控衰减器。该衰减器的衰减动态范围为15.5 dB,步进为0.5 dB。采用了T型衰减结构和SPDT型衰减结构的衰减网络。采用了悬浮栅和悬浮衬底,提高了衰减精度,减小了插入损耗。采用了相位补偿网络,有效降低了衰减器的附加相移。测试结果表明,在24~30 GHz频带范围内,衰减步进为0.5 dB,插入损耗小于8 dB,衰减误差均方根(RMS)小于0.45 dB,附加相移小于±5°。芯片尺寸为1.2 mm×0.3 mm。     

CDMA基站中低噪声放大器设计

叙述一种应用于CDMA2000基站前端的低噪声放大器的设计方案,根据基站接收系统架构确定低噪声放大器指标,利用安捷伦的先进设计系统软件进行仿真设计,仿真结果表明放大器工作频率在810～850 MHz频率范围内增益为18 dB左右,噪声系数0.8 dB,输入回波损耗大于15 dB,输出回波损耗大于12 dB.经实际调试与测量表明结果达到了指标要求,准备应用于杭州某通信公司的产品中.     

采用芯片级封装的14GHz~18GHz双通道多功能芯片设计

论述了一种基于芯片级封装（WLCSP）的双通道多功能芯片,采用0.18um SiGe BiCMOS工艺进行设计,根据通信系统要求确定系统具体指标,测试结果表明多功能芯片增益大于12 dB,输出功率大于为7dBm,移相精度小于7°,通道隔离度大于28dB,单通道功电流小于90mA。