PCI总线仲裁器的设计及实现

本文简要介绍了PCI总线的仲裁机制,完成了PCI总线仲裁器核心的设计、实现。通过ModelSim进行了软件仿真,最后在XILINX公司的FPGA上加以了验证。     

SiO_2-Si_3N_4栅介质膜陷阱特性的高频C-V分析

采用高频 C-V特性测试技术 ,研究由热氧化生成的超薄 Si O2 膜和低压化学汽相淀积法制备的非均匀结构 Si3N4膜 ,两者组成的栅介质膜的陷阱特性 (包括陷阱密度、能量和空间分布深度等参数 )。结果表明 :在栅复合膜陷阱电荷非稳态释放模型下建立的高频 C-V理论及其分析方法 ,可以很好地表征实验曲线 ,并获取所需的存储陷阱分布参数     

弱硼掺杂补偿对氢化微晶硅薄膜制备与特性的影响

研究了弱硼掺杂补偿对甚高频等离子体增强化学气相沉积方法生长氢化微晶硅薄膜(μc-Si:H)及材料特性的影响.实验发现,随着弱硼补偿剂量的增大,μc-Si:H薄膜的沉积速率先减小后增加,变化范围约为0.7～0.8nm/s.相比较而言,材料的结晶度以及晶粒的平均颗粒尺寸则呈现出先增后减的变化,且变化的幅度较大,当弱硼补偿剂量大于2.5ppm时,过度的弱硼补偿将导致μc-Si:H薄膜的结晶状况恶化.此外,光敏性、暗电导及电导激活能的测量结果进一步表明,弱硼补偿显著影响μc-Si:H薄膜的光电特性,弱硼补偿剂量为2.5ppm左右时,材料的光电特性最为理想.因此,优化弱硼补偿剂量是获得器件级质量μc-Si:H材料的有效途径.     

MNOS结构界面陷阱分布的TSC谱研究

本文应用热激电流(TSC)方法研究了MNOS结构中界面陷阱随能量和空间分布的情况.在Wei-Simmons模型的基础上,建立了MNOS结构TSC 谱存储峰的分析理论.该理论满意地描述了实验结果,并得出所研制的MNOS结构存储陷阱分布的主要参数N_o、E_t和d分别为1.47×10~(10)cm~(-3)、1.09eV和50A,模型参数τ_o及v_o和前人的理论结果一致。本文同时确定了该MNOS结构中、超薄SiO_2膜Si/SiO_2界面上态密度的D_(it)(E)分布,其结果和MOS结构中厚SiO_2膜的界面情况类似.     

弱硼掺杂补偿对氢化微晶硅薄膜制备与特性的影响

研究了弱硼掺杂补偿对甚高频等离子体增强化学气相沉积方法生长氢化微晶硅薄膜（μc-Si∶H）及材料特性的影响.实验发现,随着弱硼补偿剂量的增大,μc-Si∶H薄膜的沉积速率先减小后增加,变化范围约为0.7～0.8nm/s.相比较而言,材料的结晶度以及晶粒的平均颗粒尺寸则呈现出先增后减的变化,且变化的幅度较大,当弱硼补偿剂量大于2.5ppm时,过度的弱硼补偿将导致μc-Si∶H薄膜的结晶状况恶化.此外,光敏性、暗电导及电导激活能的测量结果进一步表明,弱硼补偿显著影响μc-Si∶H薄膜的光电特性,弱硼补偿剂量为2.5ppm左右时,材料的光电特性最为理想.因此,优化弱硼补偿剂量是获得器件级质量μc-Si∶H材料的有效途径.     

H.264/AVC视频编码变换量化核的硬件设计

基于H.264/AVC视频编码标准,完成了编码模块中的4×4整数变换量化核的分析和硬件实现的优化设计。通过三种优化设计处理后,在硬件开销改变不大的情况下,使4×4整数变换量化核的最高工作频率相比优化前的30.7MHz提高了82%,达到55.8MHz,为H.264/AVC视频编码标准的硬件实现提供了参考。     

一种高速Viterbi译码器的优化设计及Verilog实现

文章设计了一种高速Viterbi译码器，该设计基于卷积码编码及其Viterbi译码原理，完成了Viterhi译码的核心单元算法的优化，并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit／s，同时译码器的电路规模也通过算法得到了优化。     

一种彩色LED显示屏16位恒流驱动专用芯片的设计

基于CSMC 0.5μm 5 V CMOS标准工艺,流片实现了一种彩色LED显示屏16位恒流驱动专用芯片的设计。采用高精度的基准电源抗失调和驱动电流输出匹配等技术,保证了在-40℃～80℃工作温度、4.5 V～7 V工作电压和负载宽幅改变情况下,芯片各通道最大输出电流达到106 mA,而相应的位间电流输出误差小于2.1%,片间电流输出误差小于3.3%。同时电源电压调整率为0.3%,输出电压调整率为0.09%。     

基于Web的多媒体教学资源库系统的设计与实现*

介绍了一种基于Web的多媒体教学资源库系统,讨论了系统的设计和实现过程。该系统可用于多媒体网络教学,对提高教学质量和教学水平有一定的应用价值。     

一种高速FIR滤波器的设计及实现

本文提出了在ASIC中实现高速滤波器的一种新型结构，这种结构是使用流水线技术，通过对高速乘法器的合理分割并组合Wallace加法树阵列构成，采用这种结构可以实现任何阶数的高速FIR滤波器。文章最后对所设计的滤波器的各个部分进行了时延分析，并与传统结构实现的滤波器进行了性能比较。