排序方式: 共有65条查询结果,搜索用时 171 毫秒
1.
2.
3.
4.
5.
集成电路工艺的改进使存储器的测试面临着更大的挑战。文中从存储器的故障模型入手,着重描述了存储器常见的诊断算法。诊断算法和诊断策略要在诊断时间、故障覆盖率、面积开支之间进行权衡。因此要根据存储器的故障类型和测试需求来选择合适的诊断算法,才能达到比较满意的效果。 相似文献
6.
基于CORDIC的一种高速实时定点FFT的FPGA实现 总被引:10,自引:1,他引:9
本文论述了一种利用CORDIC算法在FPGA上实现高速实时定点FFF的设计方案。利用CORDIC算法来实现复数乘法,与使用乘法器相比降低了系统的资源占用率,提高了系统速度[1]。设计基于基4时序抽取FFT算法,采用双端口内置RAM和流水线串行工作方式。本设计针对256点、24位长数据进行运算,在XilnxSpartan2E系列的xc2s300e器件下载验证通过,完成一次运算约为12μs,可运用于高速DSP、数字签名算法等对速度要求高的领域。 相似文献
7.
一种基于混沌的随机数发生器设计及其IC实现 总被引:1,自引:1,他引:0
在密码学、仿真学以及集成电路测试等许多领域 ,随机数起着重要的作用。在密码学中 ,通常要求所使用的随机数具有不可预测性。基于混沌现象 ,使用开关电容技术 ,用集成电路实现了一种硬件随机数发生器。测试结果表明 ,其产生的序列具有不可预测性 ,可以满足密码学的应用要求。 相似文献
8.
设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,通过对压控振荡器相位噪声的计算和分析,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。该设计和分析是基于上华0.5 μmCMOS工艺,当控制电压从1~3 V变化时,相应的振荡频率为100~500 MHz;在偏离中心频率1 kHz、10 kHz、100 kHz和1 MHz频率处得到的相位噪声分别为?50 dBc/Hz、?75 dBc/Hz、?98 dBc/Hz和?120 dBc/Hz。 相似文献
9.
新型流水线ADC的设计与分析 总被引:1,自引:0,他引:1
设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6 μm CMOS工艺下实现,转换器在采样频率为5 MHz、信号频率为500 kHz时功耗为70 mW;SFDR为80 dB。 相似文献
10.
针对CPU卡设计规模小以及设计时间和成本有限等特点,选择合适的片上总线互联结构,设计一套虚拟原型验证平台。介绍虚拟原型验证平台的原理,着重分析采用AHB-lite片上总线结构能够极大地减小CPU卡设计的复杂度。运用搭建的CPU卡虚拟原型验证平台,对CPU卡的架构和自主设计的IP模块进行测试,并在实际的物理原型验证平台上对整个架构进行测试。测试结果表明设计的虚拟原型验证平台可以切实地减少设计的时间和成本。 相似文献