一种多核系统任务扰动迭代算法

任务调度问题是多核处理器相关技术的一个重要组成部分。 基于列表的调度算法因其低复杂度和高效率得到广泛关 注,但确定任务优先级列表方法的单一性使得算法对解空间搜索不够,易陷入局部最优。 为此,提出一种基于任务扰动的迭代 型列表调度算法(task perturbation iteration algorithm, TPIA)。 该算法通过选取任务扰动因子按照一定扰动策略进行调度列表迭 代,对迭代后的列表进行贪心选择,生成更优的调度列表序列以得到更好的调度结果。 通过实例和随机有向无环图(DAG)有 限集对算法进行验证,结果表明算法能有效改善调度解,调度性能提升平均可达 16. 51%,适宜处理大规模、高出入度的复杂 DAG 图;针对 TPIA 算法在低任务总数高通讯开销情况下性能有所下降的问题,对平均任务节点数 130 以下的任务图进行分组 测试,获得了对应的 CCR 上界值及其变化趋势。     

用户可重构系统芯片-U-SoC

随着深亚微米技术(DSM)的不断发展,完全专用的系统芯片(SoC)已经面临新的问题和挑战.本文在研究硅技术发展趋势、硅产品特征循环规律以及硅产业结构演变规律的基础上,提出了一种具有一定"通用"性的用户可重构系统芯片(UserreconfigurableSoC,简称U-SoC),它通过用户重构功能降低新产品的开发成本,缩短上市周期,提高设计效率,从而增强了SoC的适应性和灵活性.研究U-SoC设计方法,对于加速我国微电子产业的发展进程,实现跨越式发展有重要作用.     

多核系统静态任务调度的启发式算法

在任务调度研究领域,列表类调度算法的优化研究始终备受关注,针对经典列表调度算法难以获得理想调度解的缺陷,提出一种迭代型列表调度算法。该算法采用遍历宏块拓扑序列技术,扩大任务图拓扑序列搜索空间以得到更小的任务图调度长度。理论分析表明,对于任意的任务图,该算法得到的调度长度必不大于经典列表调度算法。以4种常见类型和随机类型的任务图样本证实,迭代型列表调度算法能够有效改善调度解,尤其在平均通信计算时间比超过1的情况下,调度性能的平均提升超过14.6%,最大提升达到102.8%。     

混合交换机制NoC系统建模和仿真速度优化

片上网络(NoC)系统级建模不仅可以提供高效的仿真环境,还可用于NoC设计空间探索研究。仿真速度是影响NoC性能的关键因素之一。设计了一种支持包-电路交换的NoC系统级模型并对其进行了优化。通过对仿真中的资源(模块数、线程数和信号数)进行定量分析,我们提出了一种弱化路由结点层次结构、进程归并和交叉开关虚拟化的优化方法。实验结果表明,优化后的仿真时间比原先最多减少了60.7%,平均减少了48.93%。     

基于FPGA的2底指数函数算法优化与实现

针对指数函数的常见硬件实现方法中存在的计算范围小、误差较大等问题，文中提出一种改进的多项式和查找表相结合的2底指数函数y=2^x的浮点硬件实现方法。优化算法采用区间划分的预处理方法将输入x压缩至(-1/512,1/512)后进行指数函数的泰勒级数展开，确保双精度浮点数格式下泰勒级数展开至x⁴项时精度达到10^-16,并通过优化中间数据存储策略，减少存储资源消耗。使用Verilog HDL在Xilinx公司的XC7K325T FPGA(Field Programmable Gate Array)上完成优化算法的硬件设计实现与性能测试。结果表明，在双精度浮点数所能表示的值域范围内，文中所设计的电路能够以较少的存储开销支持全定义域指数函数计算，计算精度不低于10^-16。     

使用排队论模型对FIFO深度的研究

长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求.特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案.当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIFO深度选取问题更加突出.针对上述问题,本文提出了一种基于排队论的新型FIFO模型,使用该模型探讨了FIFO深度问题,阐述了FIFO深度的理论含义,并给出了FIFO深度理论计算公式.     

可重构技术在后SoC时代的应用——U—SoC

随着深亚微米(DSM)设计技术的发展和芯片设计复杂度的上升，完全专用的SoC系统面临新的问题和挑战，专家预测具有一定“通用”性质的系统芯片是后SoC时代的特征。本文在跟踪国际可重构技术的基础上，研究一种符合我国IC设计现状的用户可重构系统芯片，提出器件设计与应用设计分离的“片上创新应用”(Desipless)概念，并从硅技术发展规律的角度论述用户可重构系统芯片对硅产业结构下一轮分工的影响。     

混合基可重构FFT处理器的设计与实现

本文提出了一种新型混合基可重构FFT处理器,由支持基-2/3FFT的新型可重构蝶形单元和多路并行无冲突的存储器组成,实现了FFT过程中多路数据并行性和操作的连续性.本设计在TSMC28nm工艺下的最高频率为1.06GHz,同时在Xilinx的XC7V2000T FPGA芯片上搭建了混合基FFT处理器硬件测试系统.对混合基FFT处理器的FPGA硬件测试结果表明,本设计支持基-2、基-3和基-2/3混合模式FFT变换,且执行速度达到给定蝶乘器数量下的理论周期值,对单精度浮点数,混合基FFT处理器可提供10-5的结果精度.     

监测机制的NoC负载均衡路由电路设计

针对片上网络(NoC)中,多条数据流传输导致NoC负载分布不均衡问题,提出监测机制的全局负载均衡路由电路。该电路对NoC所有路由节点通信量监测统计,基于该全局监测结果,为目标流分配一条负载较小的路径,确保整个NoC实现负载均衡。实验结果表明,相较于原有的NoC,负载均衡NoC虽增加了24个周期的处理延迟,但总延迟最多降低30.9%,其负载量均方差最多减少28.8%,且面积开销在可接受范围之内。该方法能有效监测统计NoC中所有路由节点的负载量,选择负载量较小的通信节点来传输目标流,均衡整个NoC各路由节点负载,提升NoC性能。     

一种补齐式准原地转置算法

提出一种补齐式准原地转置算法,利用方阵对角线对称位置小块数据互换的思想实现大规模矩阵的原地转置,构建一种提升存储资源利用率的转置策略:以短边为基准将矩阵补齐以便划分成数个方阵,再对每个方阵划分小方阵。利用分块读写的思想每次转置一对小方阵,实现行写行读,既提高存储器读写效率,又可以提高存储空间利用率,实验结果表明,相比非原地转置算法,存储空间最大降低49.5%,且对行列相差悬殊的矩阵具有良好的转置效率。