基于RISC-V浮点指令集FPU的研究与设计

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准。在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求。将浮点处理器与一款开源处理器核蜂鸟E203集成,使用SMIC 0.18工艺库完成了逻辑综合,并在FPGA上对设计进行了测试。结果表明,该浮点处理器的逻辑门数仅为24 200,吞吐量为150 MFLOPS,与已公开文献的设计方案相比,硬件面积分别减少7%、1.5%。综合运行频率可达100 MHz。     

超标量处理器乱序提交机制的研究与设计

针对超标量处理器中长周期执行指令延迟退休及持续译码导致的重排序缓存（ROB）阻塞问题,提出一种指令乱序提交机制。通过设计容量可配置的多缓存指令提交结构,实现存储器操作指令和ALU类型指令的分类退休,根据超标量处理器架构及性能需求对目标缓存和存储缓存容量进行参数化配置降低流水线阻塞风险,同时利用指令目的寄存器编码提交模式加快指令提交速率。实验结果表明,该机制提高了单次指令提交数量,基于该机制的超标量处理器相比传统基于ROB顺序提交机制的超标量处理器在减少硬件开销的情况下平均IPC指数提升46%,相比基于值预测、乱序退休和组提交的超标量处理器平均IPC指数增益为19%,综合性能更优。     

移动图形处理器的现状、技术及其发展

3D图形绘制技术已经渗透到各种移动设备中.相对于桌面PC,移动设备图形处理需要以更低的功耗、更有限的内存带宽和较低的运算能力实现高性能、高质量的图形显示效果.文中介绍了移动图形处理器发展现状,从硬件设计方面分析了这一领域未来面临的挑战;分析了当前移动图形处理器中区块式和立即式渲染的架构特点,总结了渲染过程中加速数据流计算方法和芯片低功耗设计方法.最后展望了移动图形处理器的发展趋势.     

可配置精度的YCbCr到RGB解码器

提出一种无乘法器并可配置精度的YCbCr到RGB高性能视频解码电路.该电路采用加法和移位计算代替浮点乘法运算,以减少电路面积;电路内部采用流水线结构提高数据转换频率;根据功耗、面积、转换精度等不同的应用要求,可配置内部加法器和流水线寄存器位宽实现各种电路需求;支持YUV111,YUV421,YUV411等压缩图像格式转化.根据FPGA实验表明,用该硬件加速后的视频解码速度可提高10%～20%,同时保证图像的质量.     

面向移动图形顶点处理器的高性能低功耗定点特殊函数运算单元设计

该文提出了一种应用于移动顶点处理器的高性能低功耗定点特殊函数运算单元电路。该运算单元支持嵌入式图形标准OpenGL ES 1.X的定点数据格式,并支持小数点后16位精度的倒数、均方根、倒数均方根、对数和指数等初等函数运算。初等函数采用分段二次多项式插值方法近似计算,系数处理中引入2-1/2运算电路,相对于传统的设计在相同的精度下使整体的二次多项式查找表大小减少了29%。优化二次多项式插值算法的计算误差和截断误差,使电路的查找表大小、平方器、乘法器和加法器的面积、速度达到最优。该电路采用0.18m 的CMOS工艺实现,面积为0.112 mm2,芯片时钟频率达到300 MHz,功耗仅为12.8 mW。测试结果表明该定点特殊函数运算单元非常适合移动图形顶点处理器的初等函数计算应用。     

一种用于人脸检测SoC中的加速协处理器设计

提出了一种改进的、适合硬件并行实现的Adaboost算法多层分类器协处理器架构.该协处理器由积分图数据快速读取模块、多层分类器Haar型特征值运算模块、DMA数据存取模块和协处理器接口模块组成,模块间采用流水线以及FIFO缓存实现数据并行处理,用于人脸检测SoC中加速人脸检测迭代过程.将该协处理器嵌入一个实际的人脸检测SoC中,只增加了SoC的少量面积,却明显提高了人脸检测的处理速度.人脸检测SoC在CYCLONE-ⅡEP2C70 FPGA上通过验证.实验结果显示,在系统工作频率为70MHz时,能以10帧每秒的处理速度检测彩色QVGA图像中的人脸.