基于FPGA的1553B总线消息收发系统的设计

根据1553B控制器输入输出标准和系统设计紧凑性、可靠性的要求,提出了基于现场可编程门阵列(FPGA)软核处理器Microblaze系统的数据收发方案。该方案实现了对1553B控制器的消息接收和发送功能。着重研究了硬件电路设计和总线功能仿真,并给出部分仿真和测试结果。经过实际使用验证了该方案能很好地满足1553B总线收发系统的要求。     

基于ADV202的JPEG2000高清视频编码系统的设计

基于ADV202的JPEG2000高清视频编码系统，包括视频图像采集、视频图像压缩、压缩数据合并和CPU等模块。其两片ADV202分别完成亮度和色度数据的压缩，通过FPGA将压缩的亮度和色度合并，并通过FPGA内部FIFO传送给CPU。现场调试试验表明该系统可广泛用于高质量视频采集及远程闭路监视。