面向实时视频编码应用的控制系统

从提高外设与内核并行性的角度引入流水线的思想,实现基于查询和乒乓缓冲的控制架构,针对结构中存在的问题提出改进的双级控制架构,在该架构下实现基于H.264标准的实时视频编码。实际测试表明,该系统能在保证系统稳定性的同时,有效提高编码器的编码效率。     

基于SVM和GA的图像质量评价方法

针对主观评价关联方法易陷入局部最优以及处理非线性、高维、小样本问题时效果不佳等问题,以均方误差、峰值信噪比、奇异值分解这3个图像质量客观评价指标和LIVE数据库评分作为学习样本,通过支持向量机学习得到主客观关联函数,利用遗传算法进行最优参数选取,由此得到具有主客观一致性的评价模型。测试结果表明,相比传统方法,该方法对图像质量的评价更准确。     

一种新的变步长频域块LMS算法

针对现有直接序列扩频（DSSS）通信抗干扰系统中的传统频域块最小均方误差（FBLMS）算法在收敛速度和稳态误差之间存在矛盾的问题,提出了一种新的变步长算法--VSS-FBLMS算法,该算法通过输出信号中剩余干扰所占整体噪声信号的比例来调节变步长因子,步长因子随着干扰的被滤除而逐渐减小,使得DSSS通信抗干扰系统获得更好的抑制干扰效果。首先对传统FBLMS算法的DSSS抗干扰系统进行了介绍,然后对提出的VSS-FBLMS算法进行分析,最后将新算法和传统算法加入DSSS通信抗干扰系统中进行仿真对比。理论分析和仿真结果表明,VSS-FBLMS算法不仅可以有效滤除窄带干扰,而且抗干扰性能优于传统FBLMS算法,收敛速率和稳态误差也都优于传统FBLMS算法。     

基于MBER准则的变阶长自适应均衡器

提出了基于最小误比特率（MBER）准则的变阶长自适应均衡算法--FT-MBER算法。变阶长自适应均衡是未知多径信道均衡的重要技术,准确估计自适应均衡器最佳阶长能同时实现低复杂度和较好的均衡性能,而传统的最小均方误差（MMSE）算法稳态误比特率性能不理想。FT-MBER算法以最小化BER为代价函数,把不同阶长均衡器产生的误比特率之差作为因子调节伪分数阶长,当伪分数阶长变化大于阈值时更新阶长。仿真结果表明该算法比MMSE算法能更有效抑制码间干扰并能准确估计MBER准则下的均衡器最佳阶长。     

实时视频压缩系统控制架构的设计与实现

一个可以保证系统控制开销很小的控制架构对于实现实时视频压缩系统来说很重要。从提高处理器外设与内核并行性的角度,分析了乒乓缓冲流水线机制系统的问题所在,提出了一种基于双核DSP查询控制的乒乓缓冲机制流水线的视频压缩系统控制架构,并结合ADSP-BF561的特点实现了基于H.264标准的实时编码系统。经测试,此控制架构可以有效减少编码时间、降低系统丢帧率,提高了系统的工作效率,满足了无人机视频压缩系统的实时性和可靠性要求。     

无人机在运动舰船上着舰视觉导引技术研究

为实现舰载无人机在做六自由度运动的航母上全天候着舰,提出了舰船运动模型下基于红外合作目标的无人机着舰视觉引导方法。首先设计了一种新型的合作目标;采用形态学算法提取合作目标,根据其位置特点进行物像点匹配,并采用N点算法求解机舰相对位姿;分析了舰船运动简化模型,并基于此模型提出了一种利用卡尔曼滤波提高导航精度的新方法,最后在VegaPrime中对该导航方法进行了仿真验证,仿真结果表明,该方法能够满足无人机着舰要求。     

基于相位差测量的无人机单站无源定位系统

为拓宽无人机侦察作战范围,提高探测定位精度,提出一种适用于无人机的机载单站无源定位系统,首先建立应用计算相位差方法定位的无人机观测平台模型,并对提出应用DFT的相位差测量方法;然后进行机载单站无源定位系统的设计,无源定位系统兼容了无人机遥测系统设备;最后对系统整体进行了仿真,给出了在一定条件下该系统对目标x,y,z坐标的定位结果,仿真结果证明了系统设计的可行性。     

改进型全并行Viterbi译码器设计与实现

卷积码作为一种重要的前向纠错信道编码方式,广泛应用于现代无线通信系统之中。Viterbi译码方式在约束长度较小的前提下能够最大限度地发挥出卷积码的优异性能。对(2,1,5)最佳非系统卷积码的Viterbi译码器的误码率进行了Matlab仿真。针对传统Viterbi译码设计上的不足进行了改进和优化,给出了硬件实现的逻辑原理框图,并利用EDA设计工具基于FPGA来设计实现Viterbi译码模块。最后分析了译码器综合后的资源占用情况并通过时序仿真验证了译码可靠性。     

ARINC429总线IP核设计及应用

介绍一种基于EDA技术实现ARINC429总线IP核的设计方法,并给出了在FPGA上的实现结果,以及该IP核在以PCI总线为主机接口的测试系统中的应用。与传统专用芯片相比,该IP核增加了单次或循环发送功能、深度触发主机中断接收,并可实现接收发送通道的多路扩展。经测试及实际应用证明该IP核功能设计高效合理,工作稳定可靠。     

视频压缩编码器的研究与设计

设计并实现了一种基于TMS320C64x系列高性能通用DSPs的MPEG-4 Simple Profile编码器。详细介绍了系统的硬件结构和工作流程。为了解决高分辨率视频编码的实时性问题,研究了采用预测技术的运动估计算法以及基于C64xCPU的软件优化技术。实验结果表明,编码器对D1分辨率(720×576)视频的编码速率达到25帧/秒以上,且具有较低的码率和较好的图像质量。