基于System Generator的Costas锁相环设计实现

介绍了一种基于Xilinx公司FPGA开发工具System Generator进行全数字Costas锁相环的设计仿真方法。通过对Costas锁相环原理的分析,从离散域变换阐述了环路参数的计算及电路设计,基于对CORDIC算法设计DDS的讨论,利用FPGA实现了设计,最后全面分析了环路性能。     

LTE系统中的可配置多核并行FFT算法

在LTE系统中,上行链路采用单载波频分多址技术(SC-FDMA),下行链路采用正交频分多址技术(OFDMA),在这两种技术的实现过程中,快速傅里叶变换(FFT)都有着重要的应用。为了提高FFT算法的计算效率,进而提升LTE系统的性能,本文提出了一种基于多核并行处理的点数可配置FFT算法,然后基于硬件实现平台的特点利用OpenMP并行编程语句在PC上对算法进行仿真,最后在FPGA上使用可配置软核MicroBlaze和逻辑资源实现了以上设计。仿真和实现结果表明,在多核环境下计算效率提升显著,尤其在大点数情况下,这对提升整个LTE系统的性能而言是非常有意义的。     

基于折叠的DDC抽取器设计

基于FPGA利用CIC和HB滤波器实现DDC抽取器是一种高效方法,但传统设计很少考虑资源优化问题。介绍了一种基于折叠技术的资源复用设计方法,通过对运算硬件资源复用的合理控制,可以减少硬件资源开销或减小硅片面积。由折叠方程分别推导出CIC和HB的折叠实现框图,用Verilog描述了设计,经MATLAB与Modelsim联合仿真后,最终在Xilinx公司的xc4vfx20 FPGA上应用于系统。同步时钟设计,在满足低延迟等性能要求下,具有耗费资源少、功耗低、稳定性高等优点。