基于九管存储单元的嵌入式SRAM设计

为了解决深亚微米及纳米尺寸下SRAM设计在可靠性及其他性能方面所面临的挑战,在分析不同存储单元的基础上,提出了一种优化的具有高稳定性的九管存储单元,并采用9管存储阵列,设计了一款高可靠性的512×32位SRAM.基于TSMC 0.18 μm CMOS工艺,对电路进行仿真.实验结果表明:该SRAM在250 MHz工作频率下,存储阵列中数据的读写稳定性高,阵列功耗为7.76 mW,数据读出时间为0.86 ns,电路面积仅比采用传统6管单元增加13.5%.