排序方式: 共有7条查询结果,搜索用时 15 毫秒
1
1.
针对双模卫星导航接收系统对集成度、功耗和面积的需求,研究了频率综合器的电路结构和频率规划,分析了频率综合器环路的参数设计,实现了片上集成环路滤波器,版图采用MIM和MOS电容堆叠的方式节省了面积,电容电阻采用了加权的方式,使环路带宽可调.采用高速TSPC结构的D触发器构成双模预分频器,降低了整体电路的功耗.利用基于0.18 μmRF CMOS工艺实现了低功耗全集成的频率综合器,芯片面积0.88 mm2,功耗18.5 mW,相位噪声-94 dBc/Hz@100 kHz,杂散-68 dBc.测试结果证明了该电路系统参数设计和结构改进是合理和有效的,各参数性能满足系统要求. 相似文献
2.
针对当前射频系统中电源管理芯片在宽温度范围下对带隙基准稳定性的较高要求,提出了一种新型互补带隙基准电路结构,通过将带隙基准与MOS弱反型区基准的温度系数曲率互补叠加,实现了极宽温度范围内带隙电压基准的高温度稳定性输出.采用0.35 μm CMOS工艺对所设计的电路进行了流片验证,测试结果表明,基准电压源工作电压为5V时,输出基准电压1.28 V,在-55 ~125℃温度范围内,温度系数可达4.5×10-6/℃,频率1 kHz时,电源抑制比(PSRR)可达-60 dB,100 kHz时,PSRR可达-55 dB,电压基准源芯片面积为0.22 mm×0.15 mm. 相似文献
3.
4.
从频率合成器的构成和噪声模型入手,分析了主要单元电路对噪声的贡献,进而研究了各频率合成器模块中的噪声影响因子,建立了不同模块的噪声模型,并在模型基础上改进了压控振荡器的电流源结构及鉴相器的延时单元电路,从而提高了频率合成器的噪声性能。根据上述方法,采用0.18μm射频CMOS工艺设计实现了一款低功耗、低噪声的频率合成器,经测试,核心电压1.8 V,功耗54 m W,带内噪声达到了-98 d Bc/Hz。测试结果表明噪声指标达到了国外同类产品水平,为设计和研发高集成度的射频收发系统芯片提供了很好的参考。 相似文献
5.
针对低成本下的高色散(CD)稳健性单边带(SSB)直接检测(DD),对3种单边带脉冲幅度调制方案进行了分析,其中在发射端加入下变频的方案可获得最大频谱利用率,但恶化了系统对激光器线宽的容忍度。鉴于此,根据单边带脉冲幅度调制信号的特性,提出了一种包含相位损伤免疫均衡算法和改进盲相位补偿算法的数字信号处理方案。仿真结果表明,针对112 Gbit/s的单边带脉冲幅度直接检测,无论是背靠背还是传纤80 km场景,在同一误码率阈值下改进方案可容忍线宽为1 MHz,而原始方案仅为100 kHz,实现了高谱效、高线宽容忍度的低成本单边带脉冲幅度调制信号传输。 相似文献
6.
采用0.35 μm BiCMOS工艺,设计了一款基于开关电容阵列结构的宽带LC压控振荡器.同时分析了电路中关键参数对相位噪声的影响.基于对VCO中LC谐振回路品质因数的分析,优化了谐振回路,提高了谐振回路的品质因数以降低VCO的相位噪声.采用噪声滤波技术,减小了电流源晶体管噪声对压控振荡器相位噪声的影响.测试结果表明,优化后的压控振荡器能够覆盖1.96~2.70 GHz的带宽,频偏为100 kHz和1 MHz的相位噪声分别为-105和-128 dBc/Hz,满足了集成锁相环对压控振荡器的指标要求. 相似文献
7.
1