高速分组密码芯片设计技术

随着电子商务和宽带网的普及,高速密码芯片的应用越来越广泛。介绍了分组密码芯片的设计原理和设计流程,并给出了高速分组密码芯片的设计方法。通过实际密码芯片设计,验证了方法的有效性。     

数字电路逻辑综合方法

数字电路逻辑综合是90年代为大规模ASIC自动化设计发展起来的一种全新电子设计自动化（EDA）工具。本文将详细介绍逻辑综合工具的结构特点和设计方法．     

分组密码算法芯片验证

介绍了分组密码算法芯片验证的流程、内容和方法,详细介绍了分组密码算法芯片的验证技术——测试基准。     

模2~n±1乘法的可重构设计与实现

论文提出了一种可同时实现模2~n±1乘法的算法及其VLSI结构。通过对常规并行前缀加法器和乘法器的改造,在实现普通加法和乘法的基础上增加少量逻辑,实现了模2~n±1乘法(n=8、16、32)。较之同类设计,该设计实现了对常规加法器和乘法器资源的高度重用,而且性能较高。     

2.56 Gbps对称密码芯片的设计与实现

根据国家信息安全领域确定的密码标准体系自行设计的对称密码算法，提出了一种高速对称密码芯片结构。芯片中加解密核心部件用流水线实现，密钥生成采用电路复用技术，兼顾了芯片的速度和面积。并提出了一种改进的二元决策电路，以实现字节替换函数，有效地减小了关键路径的时延。芯片采用中芯国际0.18μm CMOS工艺标准单元库流片成功，支持3种密钥长度和4种工作模式，可以稳定工作在80MHz，吞吐量达到2.56Gbps。     

能量分析攻击基本原理与实践验证

论文介绍了旁路攻击的一种方法:能量分析攻击。通过实践验证能量分析攻击的理论基础,并最终用DPA(DifferentialPowerAnalysis)破译了单片机实现的DES算法。     

防范边信道攻击的等功耗编码实现算法

介绍了边信道攻击的概念和研究背景,以及幂剩余算法和公钥密码体制抗边信道攻击的主要思路;指出目前公钥密码边信道攻击防范方法的主要问题是以牺牲算法效率为代价。针对目前存在的问题,以消除运算单元之间的功耗差异为目的,提出幂剩余运算的等功耗编码实现算法;通过对新方法的论证,证明等功耗编码实现算法已达到了抗计时和能量攻击的预期目标;通过进一步分析,得到提高算法抗攻击能力不必以牺牲算法效率为代价的结论。