基于FPGA+ARM架构的计算机屏幕信息记录系统

介绍了由清华大学自主研发的计算机屏幕信息记录系统的硬件架构和工作原理,该系统能接收DVI/VGA接口输入.当系统主FPGA工作频率为100 MHz时,可对分辨力为SXGA(1 280×1 024)的图像进行实时压缩(每秒25帧),对分辨力为UXGA(1 600×1 200)的图像每秒压缩17帧.经过对图像在不同码率下的压缩测试,本系统的单帧图像压缩性能与JPEG2000标准近似,优于JPEG标准.     

基于FPGA+ARM的高速计算机屏幕信息记录系统

介绍一种自主研发的高速计算机屏幕信息记录系统.该系统支持VGA/DVI输入,支持SVGA、XGA、SXGA、UXGA等多种计算机屏幕分辨率图像的连续压缩和存储.实验表明,本系统的单帧图像压缩性能接近JPEG2000标准,PSNR值优于JPEG标准.     

独立式多分辨率VGA/DVI压缩存储系统

一种独立式多分辨率VGA/DVI压缩存储系统,该系统支持VGA/DVI输入,同时支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率图像的连续压缩和存储.在100 MHz时钟频率下,系统可以对图像SXGA和UXGA实时压缩为(25帧/s)和(17帧/s).实验表明,在不同码率下,系统的单帧图像压缩性能与JP...     

一种无链表零树熵编码算法及其FPGA实现

传统熵编码算法复杂度高,且硬件实现较难。为此,提出一种易于FPGA硬件实现的无链表零树图像编码改进算法,该算法结合LZC和SPIHT算法的特点,增加了对孙子节点的判断,克服SPIHT算法中内存消耗大、复杂度高以及LZC算法中图像重建质量下降等缺点。采用该算法的编码器在对任意尺寸图像进行5层小波变换时,所需缓存固定为1 536 bit,远小于SPIHT算法。在相同比特率的情况下,图像重建质量PSRN值比LZC算法平均提高约0.7 dB。在Xilinx Virtex4 LX100硬件平台上进行实验,结果表明,当时钟频率为100 MHz、压缩率为1/40时,该算法处理1 600×1 200×24 bit图像的速度可达20 f/s。