8254的Verilog实现和FPGA验证

用verilog硬件描述语言实现了定时/计数器8254的RTL模型,该模型与标准8254功能时序完全相同,可作为一个IP核嵌入SOC系统。在此基础上,提出了一种FPGA单模块验证方法——ROM施加激励法,并在Altera Stratix EP1S80上予以实现,对上述8254IP核进行了全面的功能和时序验证。     

GIS在通信领域的现状及发展

本文简要地介绍了GIS在我国通信领域的研究现状,并通过几个GIS系统在通信网络资源管理和通信增值业务方面的应用来加以说明。本文着重分析了GIS系统在通信领域所起的作用,给出了GIS在通信行业的发展趋势。     

减小浮子流量计的温度影响

您用过浮子流量计吗?它结构简单,读数清晰,测量时又没有很大的压力损失,常是您做实验时测流量的最简单的方法。如果用过浮子流量计,您一定也会发现,随着油温或油粘度的变化,这种流量计的示值会出现较大的偏差,给您带来很多麻烦。本来是很有把握的试验,也会因此而无法得到精确的定量结果。     

地下空间出入口的整合与空间导向设计探析

该文以我国城市地下空间发展为背景,从城市设计的角度分析地下商业空间出入口与市政公共空间出入口的整合、设计原则及在空间导向上需要解决的问题。     

压裂返排液固相滤渣处理工艺技术

压裂返排液固相物质中,不仅含有高浓度的胍胶及相关添加剂等难降解水溶性聚合物,还含有油类污染物、淤泥和砂子等物质,固相滤渣成分复杂。通过总结现阶段国内外压裂返排液固相滤渣的处理方法,得知单一方法处理效果不理想,且现有组合工艺处理固相滤渣低效不经济,因此提出了热处理-两相厌氧消化组合工艺处理压裂返排液固相滤渣技术。同时,对固相滤渣上残留油污等污染物用生物表面活性剂洗脱并回流处理,使其达标排放,为国内压裂返排液固相物质的排放处理提供有效的方法和依据。     

WRP计算全息图的快速生成优化设计

在空间曲面光源的衍射计算研究中,将曲面光源转换为平面光源的集合是一种较为流行的算法。基于WRP算法,给出按z轴加权的方法提高成像质量,并通过理论计算出微小区域ξ内物点的直接投影与区域外物点的WRP算法相结合的方法,提高了全息图的计算速度。理论模拟结果表明,采用该方法能快速、准确、清晰地重建三维物体像,使成像质量及全息图的计算速度有了一定的提高。     

基于对指令数据区分访问的混合cache低功耗策略

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45%,总功耗降低了23.1%。     

基于对指令数据区分访问的混合cache低功耗策略*

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45％,总功耗降低了23.1％。     

嵌入式处理器的浮点乘法器设计

利用阵列乘法器中的压缩部分积的思想,通过对传统的串行执行乘法器的改造,提出了一种带压缩器的串行执行浮点乘法器,分析了具有不同压缩模块结构的乘法器的性能.实验表明,该乘法器可以有效地提高传统的串行乘法器的性能,而面积要小于阵列乘法器.