大点数FFT设计中提高资源利用率的方法

应用系统对于高速大点数快速傅里叶变换(FFT)处理器的需求越来越大,但大点数FFT意味着资源、面积和功耗的大幅提高,因此如何减少资源和芯片面积成为了在FFT设计中需要考虑的重要问题之一。介绍了适合于大点数FFT设计的基16蝶形算法,并基于此算法针对如何在设计中提高运算单元和存储单元利用率的问题进行了探讨,提出了相应的解决方法。在FFT电路设计中进行了功能验证和资源比较,证实了方法的可行性。     

RTL到门级网表的等价性验证方法

等价性验证在ASIC设计中的应用愈发广泛。等价性验证不需要测试向量,能够判断修改前后两个设计功能是否一致,还可以发现设计中的缺陷。针对等价性验证出现的问题,本文重点分析了验证失败的原因以及对应的解决办法,消除了网表使用寄存器QN端以及RTL冗余寄存器引起的验证问题。项目实践表明上述方法在等价性验证中是行之有效的。     

基于流水线CORDIC算法的数控振荡器

数控振荡器(NCO)的实现通常都是基于查表的方法,为了达到高精度要求,常常需要耗费大量的ROM资源去建立庞大的查找表。提出了一种基于坐标旋转算法(Coordinate Rotation Digital Compute,CORDIC)的流水线型数控振荡器的实现方法。硬件描述语言的仿真与综合结果表明,采用这种方法设计的数控振荡器精度高、误差小、结构简单,与基于查找表的数控振荡器相比,更易于ASIC实现,最后给出了该方案的仿真结果。     

基于门控时钟技术的IC低功耗设计

随着数字集成电路(IC)设计的规模不断增加,降低功耗变得愈加重要。通过对门控时钟技术实现方法的分析,介绍了门控时钟技术降低功耗的有效性。通过应用实例,对逻辑设计门控和存储器门控的具体实现方法进行了详细分析,证明了门控时钟技术能够在不增加物理设计复杂度的前提下,有效降低功耗。同时门控时钟技术还可以改善时序和芯片面积,对现有设计流程不会造成任何影响。     

FLI在仿真工程中的应用

通过对VHDL硬件描述语言的外部程序设计语言接口和实现方法进行分析与总结,给出了在ModeIsim等仿真工具中应用该语言接口实现VHDL硬件描述语言与C或C++语言混合仿真的一般方法。详细介绍了由该程序设计语言接口与操作系统进行交互,有效扩展仿真工具的功能,实现虚拟器件、分布式仿真、虚拟输入输出设备等一系列工程应用的方法。