一种双极工艺下抗辐照PWM推挽转换电路的研究

利用双稳态竞争原理,通过状态保持电路和状态转换电路的配合,实现一种基于双极器件的PWM推挽转换电路,该电路对辐照后双极器件的电流增益退化不敏感.采用华越双极2μm工艺进行流片而没有进行任何工艺加固.并在Co-60辐照源,5.6rad(Si)/s剂量率,100krad(Si)总剂量的条件下进行抗辐照实验,结果表明,单管的...     

PZT薄膜的深槽反应离子刻蚀研究

研究了锆钛酸铅(PZT)薄膜的深槽反应离子刻蚀(DRIE)技术。首先,对比了3种工艺气氛条件下(SF6/Ar、CF4/Ar和CHF3/Ar)刻蚀PZT的效果。实验结果表明,3种工艺气氛下,刻蚀速率都随功率的增加而增加。相同功率下,SF6/Ar的刻蚀速率最高;而CHF3/Ar刻蚀PZT的图形形貌最好,对光刻胶的选择比也最好。最后得出了优化的工艺条件为采用CHF3/Ar,射频(RF)功率为160 W,气体流量比为3∶4(CHF3∶Ar=30 cm3/min:40 cm3/min)时,PZT薄膜的刻蚀速率为9 nm/min,光刻胶的选择比为7。     

铁电负电容晶体管的研究进展

铁电负电容晶体管的亚阈值斜率可低于60 mV/dec的理论极限,是未来突破晶体管工作电压VDD和器件尺寸进一步减小瓶颈的关键。自2008年低功耗负电容晶体管的概念被提出以来,该晶体管因简单的器件结构和优异的电路性能而一直受到业界学者的广泛关注。然而,这种基于具有负电容特性铁电材料的晶体管的缺点也日渐凸显,特别是负电容的不稳定性对该晶体管的应用造成严重阻碍。相比传统晶体管,负电容晶体管应用于低功耗电路具有两大优势:(1)亚阈值斜率可低于60 mV/dec,降低电路工作电压的同时开关电流比不会下降,静态泄露电流不增加;(2)器件尺寸更小,减小电路面积。然而,负电容晶体管由于铁电材料的滞回特性,在开关电路中具有严重的滞回现象,导致电路逻辑紊乱,无法正常工作。不仅如此,负电容成因的复杂性也使其建模非常困难。因此,近十年来除研究铁电材料种类和参数对器件性能的影响外,研究者们还整理出了决定滞回现象的关键因素,并提出了有效抑制滞回现象的方法。目前,通过调整铁电负电容和晶体管电容的比例,滞回窗口已经可以减小到近乎为零。而与实验图形较吻合的负电容数学模型直到2017年才出现,但模型中的数据还没有科学的测定方法,目前还处于发展完善阶段,仍需要大量的研究和探索。负电容晶体管制备过程简单,工艺和标准CMOS工艺兼容,基底MOSFET制作完成后,将具有负电容特性的铁电材料沉积在栅上形成叠栅。负电容晶体管制作的难点在于稳固铁电和氧化物界面、减少缺陷空位。目前,国内外已出现流片成功的负电容晶体管,成品测试的最小亚阈值斜率可达16 mV/dec,但滞回现象出现的概率非常大,并且在提高器件的疲劳性和稳定可靠性方面还需要投入更多的研究。使用频率较高的负电容材料有PbZrTiO3(PZT)、SrBi2Ta2O9(SBT)、P(VDF-TrFE)、铪基氧化物等,其中铪基氧化物因环保、体积小、性能优异被认为是可投入实际生产的铁电负电容材料。本文探讨了铁电负电容晶体管的工作原理,分析了负电容特性的物理机理和实验测试方法,给出国际上各研究机构在负电容晶体管(NCFET)方面的研究进展情况,最后分析了未来NCFET在器件结构、材料及可靠性方面的发展问题。     

对建立服务外包能力评价框架的思考

一、服务外包现状分析与趋势 随着我国服务外包业务规模持续快速扩张,2013年的离岸外包已达到454．1亿美元,稳居全球离岸市场业务第二位,而国内外包需求的进一步释放,在岸外包业务也保持了30％的增长,外包企业的在岸业务比重将进一步提高。     

铁电负电容可测试性的仿真研究

铁电材料具有负电容特性,可应用于新一代超低亚阈值摆幅晶体管中。由于铁电负电容具有准静态特性,在实际测试中,难以直接观测到单独铁电电容的负电容现象。基于“Ginzburg-Landau”模型,采用TCAD软件,构建了紧凑的HfO₂铁电电容结构,并通过仿真获得了匹配的RC电路参数,验证了负电容特性。同时,仿真研究了外加电压幅值与串联电阻阻值对铁电电容负电容效应可测试性的影响。     

Gate-enclosed NMOS transistors

In order to quantitatively compare the design cost and performance of various gate styles,NMOS transistors with two-edged,annular and ring gate layouts were designed and fabricated by a commercial 0.35μm CMOS process.By comparing the minimum W/L ratios and transistor areas,it was found that either the annular layout or its ring counterpart incurs a higher area penalty that depends on the W/L ratio of the transistor to be designed. Furthermore,by comparing the output and transfer characteristics of the transistors and analyzing the popular existing methods for extracting the effective W/L ratio,it was shown that the mid-line approximation for annular NMOS could incur an error of more than 10%.It was also demonstrated that the foundry-provided extraction tool needs significant adaptation when being applied to the enclosed-gate transistors,since it is targeted only toward the two-edged transistor.A simple approach for rough extraction of the W/L ratio for the ring-gate NMOS was presented and its effectiveness was confirmed by the experimental results with an error up to 8%.     

PZT铁电场效应晶体管电学性能

采用磁控溅射法制备了(111)向择优的Pb(Zr0.52Ti0.48)O3(PZT)铁电薄膜,并结合半导体集成技术制备了金属/铁电/金属/多晶硅/绝缘层/Si衬底(MFMIS)结构的n沟道铁电场效应晶体管.研究了铁电场效应晶体管的C-V特性、I-V特性以及写入速度.顺时针的C-V滞回曲线和逆时针的Id-Vg滞回曲线表明,n沟道PZT铁电场效应晶体管具有极化存储性能和明显的栅极化调制效应,并且在-5V到 5V的Vg电压下从C-V和Id-Vg滞回曲线中都得到了2V的存储窗口.     

基于封闭形栅NMOS晶体管的研究

封闭形栅的NMOS晶体管广泛应用于总剂量辐射效应加固的电路中。为了定量比较不同的封闭形栅晶体管的性能以及设计代价,在0.35μm 商业CMOS工艺上设计制造了标准条栅和两种封闭形栅（包括环栅和半环栅）的NMOS晶体管。通过对比这三种器件的最小宽长比、晶体管面积,得出环栅与半环栅的版图形式带来的面积牺牲与设计的晶体管宽长比密切相关。并通过对这三种器件的输出特性和转移特性的对比测试,分析了常见的封闭形栅的有效宽长比提取方法,结果表明对于环栅NMOS,“中线近似”可能带来10%的误差,而商业工艺线提供的宽长比提取方法由于是针对条形栅,在设计中需要经过修正才能适用于封闭形栅的晶体管设计。对于半环栅NMOS,我们提出了一种简略的宽长比估算方法, 实验结果显示其误差小于8%。     

PZT铁电薄膜的反应离子刻蚀研究

介绍了一种刻蚀效果良好的PZT铁电薄膜反应离子刻蚀方法.利用深反应离子刻蚀设备研究了反应离子刻蚀中刻蚀气氛、刻蚀功率及刻蚀气体流量等因素对PZT薄膜刻蚀效果的影响.实验结果表明,刻蚀气体采用SF6、刻蚀功率为250 W、SF6/Ar总流量为25 cm3/min(其中SF6:Ar为20:5)时刻蚀效果最优.利用优化后的工艺条件制作出可用于铁电存储器的铁电电容并测试其电学特性,得到了较理想的电滞回线和漏电流.     

基于一次审核为多个组织实体颁发管理体系认证证书的认证审核模式探讨

目前,在实际审核过程中,认证机构常常会发现受审核组织在实际生产过程中,出于各种原因,在工商管理局注册了多个法人实体名称,但往往体系所覆盖的这些法人实体均采用同一套管理体系文件,体系管理者代表惟一,体系所覆盖的业务、人员、物理范围等内容均是一致或是包含与被包含关系。受审核组通常会对认证机构提出通过一次审核,