排序方式: 共有18条查询结果,搜索用时 31 毫秒
1.
2.
We report the recent result of GaAs/GalnP dual-junction solar cells grown by all solid-state molecularbeam-epitaxy (MBE). The device structure consists of a GaIn0.4sP homojunction grown epitaxially upon a GaAs homojunction, with an interconnected GaAs tunnel junction. A photovoltaic conversion efficiency of 27% under the AM1.5 globe light intensity is realized for a GaAs/GaInP dual-junction solar cell, while the efficiencies of 26% and 16.6% are reached for a GaAs bottom cell and a GaInP top cell, respectively. The energy loss mechanism of our GaAs/GalnP tandem dual-junction solar cells is discussed. It is demonstrated that the MBE-grown phosphide-containing Ⅲ-V compound semiconductor solar cell is very promising for achieving high energy conversion efficiency. 相似文献
3.
本文报道了GaAs/AlGaAs 多量子阱空间光调制器的最新研究进展。使用MBE生长了3英寸材料,其横向均匀性好于0.1%, 法布里-珀罗腔谐振波长变化小于0.9nm。利用调节层腐蚀进行调节以后,在6.7V调制电压下实现了102的对比度。理论和实验均表明,调节层腐蚀能够在在宽范围内调节平衡条件,从而实现多量子阱空间光调制器的高对比度。 相似文献
4.
5.
智能凝胶材料研究和开发现状 总被引:1,自引:0,他引:1
本文介绍了国外智能凝胶材料的研究、开发及应用现状。对国内智能凝胶材料的研究有一定的指导意义。 相似文献
6.
研究了GaInNAs/GaAs多量子阱在不同温度和激发功率下的光致发光(PL)谱以及光调制反射(PR)谱.发现PL谱主发光峰的能量位置随温度的变化不满足Varshni关系,而是呈现出反常的S型温度依赖关系.进一步测量,特别是在较低的激发光功率密度下,发现有两个不同来源的发光峰,它们分别对应于氮引起的杂质束缚态和带间的激子复合发光.随温度变化,这两个发光峰相对强度发生变化,造成主峰(最强的峰)的位置发生切换,从而导致表观上的S型温度依赖关系.采用一个基于载流子热激发和出空过程的模型来解释氮杂质团簇引起的束缚态发光峰的温度依赖关系. 相似文献
7.
序贯模式是数据挖掘领域的重要研究课题之一.鉴于目前国内外在此方面的研究主要是集中在对交易数据的分析处理上,而从数据挖掘本身的角度考虑,交易数据库与常用的关系数据库两者之间却存在着很大的差异,这就要求新的挖掘算法与之相适应.本文针对如何从一般关系数据库中进行序贯模式的知识发现问题做了初步的研究和探讨,并在此基础上形成了一种基于时间窗口的序贯模式挖掘算法TW_SP. 相似文献
8.
9.
10.
We demonstrate a novel method for indium bump fabrication on a small CMOS circuit chip that is to be flip-chip bonded with a GaAs/AlGaAs multiple quantum well spatial light modulator.A chip holder with a via hole is used to coat the photoresist for indium bump lift-off.The 1000μm-wide photoresist edge bead around the circuit chip can be reduced to less than 500μm,which ensures the integrity of the indium bump array.64×64 indium arrays with 20μm-high,30μm-diameter bumps are successfully formed on a 5×6.5 mm~2 CMOS chip. 相似文献