排序方式： 共有18条查询结果，搜索用时 15 毫秒
1.
适用于GSM900/GPS系统的双频段低噪声放大器设计 总被引：1，自引：0，他引：1
基于SMIC 0.18μm CMOS工艺,设计了一个适用于GSM900和GPS系统的并行式双频段低噪声放大器.电路采用1.8V电源供电,考虑到两级之间的匹配特性,运用了级间电感技术.介绍了输入、输出匹配电路的具体设计方法.运用Cadence中的SpectreRF软件进行仿真,结果表明,增益特性S21在两个频段均大于10... 相似文献
2.
在对UHF RFID阅读器工作原理进行分析的基础上,介绍了一种工作在UHF频段下的阅读器的射频接口电路,并确定阅读器的解调方式,重点对零中频解调方式进行了研究。 相似文献
3.
率放大器作为发射机中最核心的模块之一,如何同时提高其效率和线性度一直是人们研究的热点。文章主要分析了AB类功率放大器中的主要非线性源—栅源电容对电路性能的影响,并且使用了一个PMOS管并联的技术来补偿这种影响,最后利用这种技术,采用JAZZ0.25um RF CMOS工艺实现了一个可应用于2.45GHz WLAN的高效率高线性度的AB类功率放大器,三阶交调(IM3)项为-12dBm,输出功率为26dBm,功率附加效率(PAE)为44%。 相似文献
4.
宽带重叠微带贴片天线的分析与设计 总被引：1，自引：0，他引：1
分析和设计了一种宽频带微带贴片天线应用全波分析法（ＦＷＡＭ）研究表明，双层重叠微带贴片天线（ＳＭＤＰＡ）具有比普通单贴片微带天线宽得多的带宽利用离散复镜像理论（ＤＣＩＴ）精确计算了所涉及的索末菲积分（ＳＩ），其速度比数值积分法（ＮＩＭ）快数百倍通过改进ＳＭＤＰＡ的馈电结构，使其带宽在ｓ≤２时展宽至２２％以上最后，设计了匹配网络，从而使其带宽在ｓ≤１５时达到约２５％ 相似文献
5.
比较器在模数转换及其他模拟功能模块中都是非常重要的器件,其速度和精度直接影响模块的功能.采用SMIC 0.18 CMOS混合信号工艺,设计了一种轨到轨电压比较器,电路结构主要包括前置放大器、锁存器和输出缓冲电路,此外,采用一种β倍增的自偏置基准电路提供偏置电流.结果表明,在3.3V的供电电压下,提供共模范围为300 mV～3.3 V的信号,可分辨输入信号的最小频率为200 MHz,单级运放相位裕度大于60°,输出信号占空比为40％～60％,比较阈值约为10 mV,输入输出延时小于5 ns,功耗小于18 mW,版图面积小于200 μm× 150 μm.该比较器的失真较小,在整个输入信号范围内有较高的共模抑制比,较大限度地提高了电路的性能. 相似文献
6.
基于中芯国际40 nm CMOS工艺设计并实现了一种超宽带6位数字衰减器,其工作频率为10.4～28 GHz。该衰减器采用内嵌式开关型结构,6位衰减单元的设计采用T型、桥T型和π型三种拓扑结构。该6位衰减器可以实现0.5 dB的衰减步进,31.5 dB的动态衰减范围。采用大衰减量幅度补偿电路和高匹配特性的衰减位级联结构,衰减器在10.4～28 GHz的频段范围内具有平坦的64态衰减量,衰减器的整体前仿真插入损耗为1.73～2.08 dB,后仿真插入损耗为4.32～6.31 dB,64态的输入输出回波损耗均小于-10 dB。 相似文献
7.
针对8transistors（8T）静态随机存储器（SRAM）存储单元的基本结构,详细研究分析了影响存储单元稳定性性能的因素。为了提升SRAM的稳定性和控制SRAM面积,提出了一种提升稳定性的同时又能有效控制芯片面积的技术方案。在SMIC 40nm工艺条件下,验证了该技术方案,实现了预期的目标,其中稳定性大约提升10%左右。 相似文献
8.
0.18μm CMOS带隙基准电压源的设计 总被引：1，自引：1，他引：0
基准电压源可广泛应用于A/D、D/A转换器、随机动态存储器、闪存以及系统集成芯片中.使用0.18 μm CMOS工艺设计了具有高稳定度、低温漂、低输出电压为0.6 V的CMOS基准电压源. 相似文献
9.
ROM压缩技术已经被广泛地用来减少直接数字频率合成器(DDFSs)的功耗。一个基本的ROM压缩技术是通过使用补码器,利用正弦曲线(0,π)区间上的取样值来恢复(π,2π)区间上的值,但是补码器的使用会增加功耗和面积,而在一贯的设计中,补码器又是必不可少的。本文提出了一个新的DDFS改进设计方法,用一个有 /-控制的D/A转换器来同时实现D/A转换和补码器两者的功能,同时还能减省补码器所需的功耗和面积。 相似文献
10.