指令调度中推断和推测技术的研究

编译器提高程序并行性的主要障碍是：频繁的控制转移和模棱两可的内存访问。推断和推测是vliw处理器体系结构的新特点，为了消除分支或访存对指令级并行性识别的影响。指令调度是编译器挖掘程序指令级并行性的关键技术之一，本文论述了如何在指令调度中有效地利用推断和推测技术，提高程序的性能。     

局部变量的存储赋值研究

DSP芯片通常提供了特定的内存地址生成单元(AGU)和包含地址运算的自增量/自减量的间接寻址模式.通过合理地安排变量在堆栈上的存储位置,尽可能多地使用自增量/自减量寻址方式来来访问局部变量,从而减少地址运算指令的数量,提高程序性能.本文详细地讨论了实现局部变量最优布局的算法,并且给出该算法在gcc上的实现.     

GCC的流水冲突识别器和并行调度器

由于超长指令字处理器通常都有多级流水线和复杂的资源使用限制,如何准确地描述处理器的流水线模型,快速地判断是否存在资源冲突并不是个简单地任务。文章介绍GCC新引入的正则表达式语法的流水线描述机制。在将GCC移植到笔者所开发的SuperV芯片的过程中,利用该机制对SuperV芯片的流水线结构和资源使用限制进行详尽地描述,启动了GCC的指令级并行调度。通过并行调度,测试程序的性能提高了大约6%—35%。