FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

宽带相控阵雷达高性能信号处理系统

宽带相控阵雷达的信号处理系统必须能在恶劣环境下快速处理超大带宽数据。为此,提出一种基于VPX总线标准的高性能信号处理系统。利用多种高速串行通信协议实现数据的灵活传输,采用现场可编程门阵列技术和PowerPC技术相结合的方式进行高性能数据处理。应用结果表明,该系统支持超大带宽和超大功率,可用于苛刻环境下的高速数据传输。     

FPGA中QDRII+SRAM FIFO接口设计

为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRⅡ+ SRAMFIFO接口设计方案.借鉴标准FIFO的设计思想,结合QDRⅡ+SRAM控制器的特点,设计基于QDRⅡ+ SRAM控制器的FIFO接口.通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势.     

基于FPGA的高性能数据采集和预处理系统的设计

为满足电子战接收机对瞬时输入带宽的应用要求,提出一种基于FPGA的高性能数据采集和预处理系统。该系统采用3片Virtex-5 FPGA对ADC采样数据进行协同处理,能够实现双通道4.8Gsps的数据采样。实验结果表明,在相同测试条件下,该系统比传统的系统具有更好的信噪比和更高的有效位。     

CPCI系统中PCI总线接口技术研究

为构建一个紧凑、灵活的CPCI系统,在IP核的基础上,采用FPGA来实现PCI总线接口电路.为克服PCI核突发传送过程中存在的问题,提出了一种基于双口RAM的带备份功能的同步FIFO和主设备突发传送模块的设计.在驱动开发的基础上,对该接口电路和PLX公司生产的PLX9056的PCI总线的实测性能进行了比较.比较结果表明,基于IP核的PCI接口电路总体性能优于PLX9056.     

FPGA与DDR2 SDRAM互联的信号完整性分析

论述了Virtex-5和DDR2?SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。     

多通道光纤同步算法的设计与FPGA实现

针对因FPGA的高速收发器、光电模块的光电转换过程引入的随机延时抖动和一定的误码率造成的多通道失同步问题,利用FPGA对数据链路层专门设计了系统同步算法使得多个通道之间能够保持同步,并在数据错误或丢失时以最小的代价重新取得同步。