基于备份缓冲区的精确中断研究与实现

微处理器的深度流水线、乱序执行等技术会导致指令的顺序模型与乱序执行之间产生冲突,如何实现精确中断是其中的关键问题之一。针对现有精确中断实现方法的不足,提出了一种采用备份缓冲区保存流水线现场的精确中断实现方法,可以显著提高中断响应的效率。论文首先详细分析了中断,然后着重讨论了备份缓冲区实现精确中断的现场保存机制和备份缓冲区的结构,最后介绍了该方法在西北工业大学自主设计的“龙腾R2”微处理器上的实现。“龙腾R2”微处理器上的实验结果表明,与冲刷流水线实现精确中断的方法相比,采用该方法中断响应时间减少了67%,中断返回时间减少了56%。     

“龙腾”R2微处理器Cache单元的设计与实现

合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。     

"龙腾"R2微处理器存储管理单元的设计与实现

虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。     

一种高代码密度RISC结构微控器的设计

从51系列8位微控器指令系统的分析入手，提出了一种在指令级兼容的RISC结构8位微控器IPCORE设计,在设计中采用RISC设计思想，如设置快速内部寄存器及设计单周期指令等方法，使该RISCIPCORE在性能上可明显优于传统的CISC结构，同时，仍然具备CISC结构原有的高代码密度优点，因而，微控器IPCORE采用RISC设计方法，是提高性能的一种有效手段．     

多核多线程处理器存储技术研究进展

多核多线程技术已经成为微处理器发展的趋势，使用多核多线程技术可以使微处理器的性能得到极大的提高，但同时也对存储系统提出了更高的要求。而相对增长的存储器访问延迟已经成为影响多核多线程处理器性能进一步提高的重要因素。本文首先介绍了当前常见的几种多核多线程处理器的结构，然后介绍了目前多核多线程处理器存储系统的研究现状，在此基础上讨论了当前多核多线程处理器存储系统研究的热点，并对多核多线程处理器存储系统技术的发展趋势进行了展望。     

基于嵌入式微处理器的VxWorks系统移植*

提出一种以嵌入式微处理器为核心,移植VxWorks操作系统的方法.通过对VxWorks输入/输出系统的分析以及中断处理和异常处理过程的研究,设计了相应的外围器件,成功实现了VxWorks操作系统的移植.     

基于VxWorks的嵌入式SOC的设计与实现*

提出了一种以自主研发的32位RISC结构高性能嵌入式微处理器"龙腾"R2为核心,包括存储控制单元、中断控制器、微处理器接口单元、中央控制单元、配置寄存器单元等的嵌入式SOC微处理器的设计方法,成功实现了VxWorks操作系统的移植.