高复用性的图像旋转和反交错硬件实现

根据图像无损旋转和基于运动估计的图像反交错算法提出了存储单元共享的同时实现图像旋转和反交错的硬件结构，该结构相较于过去技术中，图像旋转和图像反交错需要在两个独立的电路模块中完成并且需要在每个功能完成后重新写回主存储器，本文的实现结构实现了图像旋转和图像反交错两个电路的存储单元共享，同时整个处理过程不需要将中间处理数据写回主存储单元，在整个系统中可以大幅减少带宽的损耗。本电路结构还可充分利用总线上的突发传输效率，以提高计算速度。该结构功能通过FPGA验证，当频率为300MHz时电路就可以完全满足解析度为1280x720@30fps的实时性要求。     

用于运动估计的对角线匹配准则与硬件实现

根据运动估计块匹配原理提出对角线匹配准则．该算法相较于运动估计中常用的SAD、MSE和MAD匹配．在大幅减少计算量的同时,运动估计质量只有很少的下降。该匹配算法可应用于各种搜索策略,并且都有良好的效果。根据算法设计硬件结构．还有一种用于该结构的双斜光栅扫描方式和相关的可复用资料的交叉寄存器组结构．可充分利用运动估计中交叠的数据。该结构通过FPGA验证．当频率为240MHz时4个运动估计电路并行工作就可以完全满足解析度为1280x720@30fps的实时性要求。     

矢量量化中码书旋转压缩的研究

普通码书中的码字之间在不同的方向上具有很大的相关性,存在大量的数据冗余。提出了将码书中的码字旋转压缩的理论。该理论是将各个码字按四个方向垂直旋转后进行相似性检查。如果旋转后的码字其中一个方向上与前面的码字存在相似,则将该码字删除,从而达到压缩的目的。编码时将压缩后的码书旋转恢复后进行编码,从而大幅降低了需要存储的码字数量。同时给出了一种将现有1 024阶16维码书旋转压缩成256阶16维的方法,并对该方法得到的码书性能进行了仿真验证。实验结果表明使用压缩后的码书在硬件实现时与普通的矢量量化码书相比减少了75%的存储空间和输入带宽,而PSNR平均只降低0.28 dB。     

一种基于积分投影的矢量量化器的设计与实现

提出了一种积分投影和矢量量化（VQ）相结合的图像压缩算法,将图像的每一个4×4分块先进行积分投影,然后再与积分投影后的码书进行量化匹配,大大减少运算量和码书存储面积,而图像的质量只有轻微损失。实验结果表明,与普通VQ相比,本文算法的编码速度有很大幅度的提高,而解码图像的峰值信噪比（PSNR）平均仅降低0.25%,对于某些单纯背景的图像,解码后的质量比普通VQ还会有所增加,此算法有很大的应用前景。设计了编码电路,并在FPGA上进行了验证。整个系统最高时钟频率可达78.12 MHz。     

PDVQ图像压缩芯片的设计与实现

研制了基于图像块动态划分矢量量化的图像压缩芯片.编码前芯片预测系统可根据图像平滑程度及相邻图像块的空间相关度自动调节待压缩的子图像块尺寸,在保证恢复图像画质的前提下,与恒定图像块尺寸矢量量化相比,图像压缩率平均提高27%,最大提高64%.芯片中码书为256阶16维矢量,并采用方向性分类及码字和值升序排列结构,有效减小了码字搜索范围.芯片的设计与实现基于Charter0.35μm标准CMOS工艺,最终芯片尺寸为2.08mm×2.08mm.测试结果表明,工作电压为3V时,PDVQ图像压缩芯片工作频率可达到100MHz,在该工作条件下芯片功耗为295mW,并可以满足512×512灰度图像在30frame/s下的实时编码要求.     

一种全搜索低功耗运动估计IP核的设计

根据全搜索块匹配算法,提出了一种解析度可调的高效低功耗运动估计IP核结构.该结构用于处理8×8宏块并且搜索区域为[-7,7].设计采用了蛇形寄存器组和二维脉动阵列结构,在提高计算速度的同时极大的减少了输入数据带宽.设计采用低功耗设计技术大幅减低了电路的功耗.IP核在FPGA上验证通过,该电路的工作频率在80 MHz的时候就可以满足帧率为25 frame/s和帧尺寸为720×576的视频序列的实时压缩处理要求.