基带内插脉冲成形滤波器的FPGA实现

基带内插脉冲成形(BBIPS)滤波器是全数字调制器的核心模块之一.成形滤波运算是调制器中运算量最大的组成部分,因此它的高效实现对降低调制器的运算量有着积极的意义.标准的滤波运算需要大量的乘加操作,然而简单的查表操作就可以实现调制器的基带成形滤波功能.首先介绍BBIPS滤波的理论基础,然后给出用FPGA实现BBIPS滤波器的查找表方法,并详细介绍基于查找表的设计结构.采用该技术实现的全数字BBIPS滤波器不仅性能优越,而且具有很强的灵活性,可以针对不同码元速率、内插倍数、基带成形波形等参数在系统中方便地修改.符合数字通信软件化的趋势,在软件无线电中有广阔的应用前景.     

一种低输入信噪比和低恒虚警约束下的PN码快捕算法

针对短帧突发模式下直接序列扩频( DSSS)通信系统要求在有限时间内以很低虚警和漏警概率捕获PN码相位这一难题,提出了一种基于数字匹配滤波器(DMF)的多码元非相干累加单次驻留检测的PN码快速捕获算法。它在传统单次驻留算法的基础上,用多码元累加来提高码相位判决量的信噪比,从而大大降低了低输入信噪比和低恒虚警约束下的平均捕获时间。分析了该算法在QPSK-DSSS系统下的捕获性能,仿真结果证明了该算法可以在低信噪比和低恒虚警条件下实现PN码的快速捕获。     

基于FPGA的QPSK解调器的设计与实现

根据软件无线电的思想，用可编程器件FPGA实现了QPSK解调．采用带通采样技术对中频为70MHz的调制信号采样．通过对采样后的频谱进行分析，用相干解调方案实现了全数字解调。整个设计基于XILINX公司的ISE开发平台，并用Virtex-Ⅱ系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点．符合未来通信技术发展的方向。     

突发通信中Turbo码的FPGA实现

给出了低复杂度和低延迟的Turbo码编译码的FPGA实现方案,方案中分量码译码算法采用Max-Log-Map算法。基于提出的设计方案,在Xilinx的FPGA芯片上实现了帧长在64～1024之间可变的短帧长Turbo编译码模块。仿真和测试结果表明,该模块的误码率性能优良、译码延时较小、数据吞吐量大,可用于低信噪比条件下突发数据通信中的差错控制。     

采用(2,1,7)卷积码+QPSK的中频调制解调系统的FPGA实现

提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率小于10-5的数据传输。     

用FPGA实现数字匹配滤波器的优化方法

本文利用Xilinx公司Virtex系列器件的特殊结构．提出了一种比较新颖的数字匹配滤波器设计方法．它在保证了该匹配滤波器与传统匹配滤波器性能不变的前提下．最大限度的减少了占用的FPGA资源(与Xilinx公司推荐的设计方法相比较减少了50％以上的资源消耗)。该设计被应用于全数字直接序列扩频接收机中，并取得了满意的效果。