基于FPGA的栈空间管理器的研究和设计

提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构,使堆栈空间最小化。采用VHDL硬件语言,在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成,主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。     

基于FPGA中断管理的研究及硬件化设计

为了满足嵌入式操作系统中实时性要求,提出了基于FPGA的中断管理方法.给出了中断管理模块的结构模型,并采用VHDL硬件描述语言将中断管理模块由硬件实现.针对中断请求和响应方式的不同特点,将其分为系统中断管理和用户中断管理,主要设计了中断源、中断嵌套和时钟节拍中断等管理的逻辑电路.通过仿真实验表明,该结构模型所采用的中断...