一种基于流水线的SpaceWire路由器研究

SpaceWire路由器是面向Spacewire总线网路互联的设计,它解决了SpaceWire总线只能点对点连接的问题,并提供了通用标准接口和规范进行SpaceWire网络的建立.提出了一种基于流水线技术的SpaceWire路由器,它是利用FP-GA设计来实现无阻塞的交换矩阵,并且利用流水线原理提高系统的并行工作速度,以提高SpaceWire路由器的交换速度.目前经过验证的速度已达200 Mb/s.且正在不断改进中.     

基于FPGA的远程图像采集系统设计

本文介绍了一种基于FPGA实现的图像采集系统,通过FPGA控制外部高速成像设备所产生的图像数据、参数信息和状态控制信号的同步采集,并实现数据格式的转换、图像数据的组帧、存储及转发功能。     

面向SoC开发的协同验证平台的实现方法

首先分析SoC设计中验证存在的一些问题，并在针对性地解决这些问题的基础提出了一种协同验证技术，该技术是现在SoC开发工程师关注的重点之一，在未来的设计中占据重要的地位。所以发展一种基于该技术的综合验证平台变得极为必要。重点是在此基础上讨论Summit设计公司的协同验证平台Virtual—CPU（V—CPU）验证方法的具体实现。     

一种用于CPU升级的硬件结构的设计与实现

介绍了一种CPU升级的硬件结构设计，采用了子／母板的工作模式。在不改动原系统的情况下提高系统的处理性能，此硬件结构可根据不同的处理需求选择不同的CPU，具有良好的灵活性。本文对于系统升级有一定的借鉴意义。     

基于JTAG边界扫描方式的重构控制器的设计

为充分利用硬件资源,满足不同的应用需求,本文提出了一种基于JTAG边界扫描模式配置的重构控制器,详细介绍控制器的硬件实现以及配置流程,该控制器通过模拟JTAG接口时序及TAP状态机的功能,实现在系统配置目标可编程器件。     

一种新的嵌入式系统实时多任务调度方法

本文讨论了常见的几种多任务实时性处理算法的优缺点,并提出一种更能满足多任务实时性处理的算法-用含有优先权的时间片填充比特表算法.这种算法主要是把常规的比特表中的任务按照时间片进行分配,这样可以把实时性要求高的而且任务执行时间较长的任务能够很好的完成,而不影响其它实时性要求更高的任务的完成.     

一种PCI总线Master模块接口设计

该模块挂接在一款SPARCV8处理器的片内AHB总线上,作为AHB总线上的从机受CPU控制,作为PCI主设备实现处理器内部的PCI总线传输功能。模块主要接受来自AHB总线的信号,通过寄存器操作将其转化为标准的PCI命令,从而完成PCI主机与从机之间的通信。模块支持标准的PCI2．2协议操作和异常处理,用户可以通过PCI总线或AHB总线完成模块内部的寄存器配置功能。文章还介绍了模块的系统仿真和FPGA验证结果。结论表明,该设计方案是可行的、有效的;可以正确完成PCI总线的通信功能。     

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点.基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用.介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构.这种实现方法具有较强通用性和适于模块化设计等优点.