众核处理器Cache一致性研究综述

以瓦片结构众核处理器一致性协议的设计为主线,综述了国内外近年来关于众核处理器cache一致性的相关研究;介绍了不同NUCA结构对一致性协议的影响;分析和对比了几种传统目录一致性协议的特性及其存在的问题;归纳了最新几个面向众核结构一致性协议的设计思想和特性。最后为设计具备应用程序适应性和可扩展性的cache一致性协议指出了几个关键的设计方向。     

基于FPGA的AFDX端系统协议栈虚链路层的研究与实现

AFDX具有传输速率高、导线长度和重量小、容易映射ARINC429和MIL-STD-1553等优势,且应用商用货架技术和开放式标准,是下一代航空数据网络的最佳选择之一;协议栈是AFDX端系统设计的重点,协议栈的虚链路层包含了AFDX为消除网络的不确定性,对商用以太网进行改进而加入的新功能,是协议栈设计的关键;本文对AFDX协议栈的虚链路层进行了研究,给出了它的一种设计并使用FPGA对其进行了实现;在端系统研制中的应用表明,本文的研究实现了虚链路层的功能,并达到了AFDX标准的要求。     

航空电子全双工交换式以太网终端系统研究

新一代飞机航空电子系统综合化程度的提高,对数据网络的吞吐量、速率和延迟等提出了更高的要求,传统的航空总线协议已不能满足未来航空电子系统的需要;航空电子全双工交换式以太网(AFDX)在以太网的基础上采用商用货架产品技术(COTS)和开放式标准,可以缩短开发周期,降低研发成本,提高航空电子系统的通信速率,是下一代航空数据网络的最佳选择;文章介绍了AFDX网络的组成及体系结构,并对AFDX终端系统(ES)进行了研究,最后,详细介绍了ES的一种实现方案。     

基于建模的NoC性能评价方法研究

NoC的设计空间非常庞大,并且不同方案间存在巨大的性能差异,所以在设计初期对不同的设计方案进行 性能评价极其重要。以基于建模的NoC性能评价方法为主线,重点分析和对比基于仿真模型和基于分析模型的性能 评价方法的研究现状和评价能力,由此归纳出NoC评价模型的准确度评佑方法。最后,在对面临的挑战进行分析的 基础上,提出基于建模的NoC性能评价的发展方向。     

并行处理二维图形加速引擎结构设计

为提升二维图形操作的执行效率,提出一种并行计算结构的二维图形加速引擎,能够同时对典型的二维图形、文本和图像进行处理,显著增强二维图形图像的处理效率。基于Xilinx Virtex6 xc6v1x760构建FPGA原型系统,进行功能验证和性能评估,评估结果表明,相比Marvell PXA300,该二维图形加速器能更加有效地加速二维图形操作,CPU 使用硬件调用在加速引擎上执行二维图形操作比软件执行平均快23倍,在SMIC 65nm CMOS工艺下,加速器的工作速度可达325 M Hz ,满足设计需求。     

基于IAMCS路由器的NoC延迟上界分析

针对使用改进非对称多通道(IAMCS)路由器的片上网络(NoC)的最坏延迟上界问题,提出了一种基于网络演算的分析方法。通过对IAMCS路由器中流控阻塞、交换阻塞和通道阻塞进行分析,建立了与之对应的等价服务模型。将路由器服务模型扩展到对整个网络的分析,建立了前向等价服务分析网络。借助冲突树演算模型,推导了网络提供给流量的端到端等价服务曲线,进而得到了延迟上界模型。实验结果表明:该延迟上界模型可以界定仿真的最大延迟,且上界是紧致的。     

AFDX终端系统实现方案研究

航空电子全双工交换式以太网(AFDX)作为一个网络协议,用来定义各航空电子子系统之间进行数据交换所应遵循的电气要求和协议规范;它是在IEEE802.3以太网技术的基础上增加了一些特殊的功能来提供一个具有确定性服务保证的网络;该方案首先对AFDX网络的组成结构进行了简单的介绍,然后根据对AFDX协议规范的研究,分析了AFDX终端系统的工作流程和性能指标,最后提出了终端系统的硬件设计方案;为了使终端系统设计达到最优性能,文章还给出了软件设计方案。     

基于VHDL的故障注入技术研究

与其他故障注入技术相比,基于VHDL的故障注入技术具有很大的优点.首先,它可用于系统的设计阶段,减少产品推向市场的时间;其次,它具有很高的可控性和可观察性.对基于VHDL的故障注入技术进行了研究,分别研究了基于仿真命令、破坏和突变的故障注入技术,最后对这3种技术进行了简单的比较.     

基于VHDL的故障注入技术

对基于VHDL的故障注入技术进行研究,阐述基于仿真命令、“破坏”和“突变”的故障注入技术原理,以8051处理器为注入对象,实现3种故障注入技术。对3种技术的特性进行比较分析。对于仿真命令方式,研究信号操作和变量操作2种方式,针对变量操作方式提出可行的实现方法。对于“破坏”方式,通过对“串行破坏”和“并行破坏”的分析比较,证明前者更具实用价值。对于“突变”方式,介绍不同的实现方法,提出优化的设计方案。     

图形处理器流水线数据压缩技术研究综述

提高功耗效率是高端GPU的关键设计目标之一,在3D图形渲染流水线的多个阶段使用数据压缩技术能够显著减少GPU片外存储器的访问量,从而达到提高图形绘制性能和降低功耗的效果。为了对图形处理器流水线数据压缩技术的应用现状进行总结和分析,立足于GPU图形渲染流水线和存储系统的结构特征,归纳了各种缓冲区对象、纹理数据专用压缩算法的关键特性;分析了图形流水线数据压缩技术的研究现状、不足与挑战;并基于应用需求指明GPU流水线数据压缩技术进一步的研究内容。