基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

基于FPGA的谐波检测装置设计

利用现场可编程门阵列(FPGA)运算速度快、效率高的特点,使用FIR硬件IP核实现前置线性相位低通滤波通道,使用FFT硬件IP核实现加窗插值修正FFT算法,设计针对电力系统的高次谐波检测装置。     

基于SOPC的望远镜多策略控制器设计

基于NIOS II为核心的可编程片上系统(SOPC),设计可重构的SOPC硬件配置和控制软核,将简单文件传输协议服务器扩展为专门的传输写入服务器,完成远程在线导入多个SOPC硬件配置和控制软核,并制定硬软件远程切换流程,从而实现基于FPGA3C25的多策略控制器设计。在大型望远镜控制系统中的成功应用验证了该设计的可行性。     

嵌入式SOPC的应用与研究

针对当前传统的嵌入式开发方法不能满足嵌入式应用需求的这一现状,介绍一种新的嵌入式开发方法SOPC。对当前基于FPGA嵌入IP硬、软核的SOPC系统进行全面的分析与研究,系统的阐述了嵌入式SOPC的开发流程,并对嵌入式SOPC硬件开发和软件开发的关键问题进行了详叙,最后通过一个简单LED实例,深入的分析了嵌入式SOPC开发的全过程。     

基于SOPC的SCSI应用系统设计方法的研究

在分析了SCSI应用系统结构和常规设计方法的基础上，提出了一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案，其中应用系统控制核心选用了基于NIOS软核的微处理器，将SCSI控制单元的外部主机处理器，DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现，在能充分利用逻辑器件资源的同时，使得设计更紧凑、灵活、高速和可靠，     

一种通用在线仿真调试器的设计

提出一种基于SOPC实现片内嵌入的通用在线仿真器体系结构：利用IPcore易于下载更新的特性，在一片FPGA上实现对多种嵌入式CPU的在线仿真支持，体现通用的概念。本仿真器的具体实现采用了ALTERA公司的NIOS开发套件，自主研发出In Circuit Emulator知识产权核，以及其他商业IPcores。简单描述了其设计与实现的思路及过程。     

基于NIOS边界扫描测试平台的开发

阐述一种新颖的基于NIOS边界扫描测试平台的设计,提出了采用SOPC技术的一种更加灵活、高效的嵌入式系统新解决方案.该方案将边界扫描主控器系统的多功能模块集成在Altera公司推出的低成本、高密度、具有嵌入式NIOS软核CPU的现场可编程门阵列(FPGA)上,大大提高了系统设计的灵活性、边界扫描的测试效率.同时USB接口技术的应用使得边界扫描测试系统具有热插拔,传输速率快等优点.详细论述了具有自主知识产权的JTAG总线控制模块的设计和NIOS平台上USB固件开发.实验结果表明,此测试平台的设计正确有效,能够进行精确的故障诊断.     

基于SOPC的边界扫描测试控制器开发

本文阐述了一种新颖的基于SOPC边界扫描控制器的设计,提出了一种更加灵活、高效的嵌入式系统新解决方案.该方案将边界扫描测试子系统嵌入在Altera公司推出的低成本、高密度、具有嵌入式NIOS软核CPU的Cyclone Ⅱ系列的现场可编程阵列(FPGA)上,大大提高了系统设计的灵活性、边界扫描的测试效率.同时开发的具有自主知识产权的JTAG控制IP核模块为SOPC系统提供了一个颇有实用价值的组件,无需专用边界扫描测试设备即可实现系统的边界扫描测试功能.详细论述了基于SOPC的边界扫描控制器设计及JTAG总线控制IP核模块的开发.仿真及实验结果表明,此设计正确合理,能够进行有效的边界扫描测试.     

基于NIOS II的高速实时非均匀性校正

摘要：实时非均匀性校正是红外应用领域的关键技术之一。针对目前公开发表的论文中，非均匀性校正模块化设计程度不高和利用现场可编程门阵列(FPGA)进行校正，速度设计探讨不够深入等问题，展开了深入的研究，最后巧妙地引入NIOS II软核微处理器解决了模块化设计问题，并对速度设计进行了深入的探讨。经过优化设计，校正模块能以111．51MHz的高速实时地进行校正，具有很大的工程应用价值。