全文获取类型
收费全文 | 3765篇 |
免费 | 318篇 |
国内免费 | 205篇 |
专业分类
电工技术 | 237篇 |
综合类 | 191篇 |
化学工业 | 101篇 |
金属工艺 | 48篇 |
机械仪表 | 295篇 |
建筑科学 | 84篇 |
矿业工程 | 21篇 |
能源动力 | 15篇 |
轻工业 | 220篇 |
水利工程 | 9篇 |
石油天然气 | 24篇 |
武器工业 | 15篇 |
无线电 | 1799篇 |
一般工业技术 | 171篇 |
冶金工业 | 19篇 |
原子能技术 | 27篇 |
自动化技术 | 1012篇 |
出版年
2024年 | 13篇 |
2023年 | 39篇 |
2022年 | 70篇 |
2021年 | 53篇 |
2020年 | 62篇 |
2019年 | 77篇 |
2018年 | 47篇 |
2017年 | 66篇 |
2016年 | 58篇 |
2015年 | 91篇 |
2014年 | 228篇 |
2013年 | 199篇 |
2012年 | 239篇 |
2011年 | 301篇 |
2010年 | 236篇 |
2009年 | 327篇 |
2008年 | 340篇 |
2007年 | 279篇 |
2006年 | 269篇 |
2005年 | 282篇 |
2004年 | 215篇 |
2003年 | 199篇 |
2002年 | 138篇 |
2001年 | 91篇 |
2000年 | 57篇 |
1999年 | 44篇 |
1998年 | 51篇 |
1997年 | 48篇 |
1996年 | 36篇 |
1995年 | 19篇 |
1994年 | 15篇 |
1993年 | 23篇 |
1992年 | 22篇 |
1991年 | 14篇 |
1990年 | 16篇 |
1989年 | 20篇 |
1988年 | 1篇 |
1986年 | 1篇 |
1985年 | 2篇 |
排序方式: 共有4288条查询结果,搜索用时 31 毫秒
1.
2.
4.
5.
为满足接收机系统的应用需求,采用标准0.18μm CMOS工艺设计实现了一款16 bit高精度高速pipelined ADC,电源电压1.8 V,采样频率120 MHz。为了降低SHA-less结构带来的非线性问题,引入高线性输入缓冲器。测试结果表明,在不明显增加芯片功耗的同时能够实现较高的性能,有效位数达到13 bit。输入信号57 MHz,幅度-1 dBFS时,SNR、SNDR、SFDR分别达到78 dBFS、78 dBFS、88 dB;输入信号313 MHz、幅度-1 dBFS时,SNR、SNDR、SFDR分别达到70 dBFS、70 dBFS、78 dB。 相似文献
6.
复杂流程的大数据处理多依托于流水线系统,但大数据处理的流水线系统在易用性、功能复用性、扩展性以及处理性能等方面存在不足。针对上述问题,为提高大数据处理环境的构建与开发效率,优化处理流程,提出了一种模型驱动的大数据流水线框架PiFlow。首先,将大数据处理过程抽象为有向无环图;然后,开发一系列组件用于构建数据处理流水线,并设计了流水线任务执行机制。同时,为规范和简化流水线框架的描述,设计了基于模型驱动的大数据流水线描述语言——PiFlowDL,该语言以模块化、层次化的方式对大数据处理任务进行描述。PiFlow以所见即所得(WYSIWYG)的方式配置流水线,集成了状态监控、模板配置、组件集成等功能,与Apache NiFi相比有2~7倍的性能提升。 相似文献
7.
针对大部分服装企业存在生产流水线编制效率较低以及生产周期长的普遍现象,提出一种服装工序编排方案自动生成和单件流生产线仿真运行的方法。首先分析服装生产工序编排方法和影响因素,采用拓扑方法和遗传算法相结合,在MatLab(R2016b)软件中建立自动优化模型,实现工序的自动编排;然后考虑服装生产数量和生产线设备情况,采用仿真技术,在Plant Simulation仿真软件中,根据实际生产对工序编排方案进行流水线仿真运行,得出直观可视的仿真结果,实现流水线平衡再优化。生产实例验证表明,流水线编制效率为90.8%,比原有效率提高12.8%,节省流水线编排方案在投产前的平衡调试时间,生产周期缩短。 相似文献
8.
9.
《计算机应用与软件》2019,(7)
为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构。依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache替换算法的可配置要求,实现处理器与主存之间的快速交互。采用Xilinx公司virtex ultrascale系列的xcvu440-flga2892-2-e FPGA芯片对设计进行综合。结果表明该结构指令cache最大时延为2.923 ns,数据cache最大时延为3.258 ns,满足SIMT处理器性能要求。 相似文献
10.