面向等价性验证的锁存器匹配算法

为了克服现有等价性验证技术中难以精确匹配锁存器的局限性,提出了一种结合多种方法的新型锁存器匹配算法.该算法结合任意模拟、局部二叉判决图、目标模拟3种方法来匹配锁存器,并使用了类似滤波器的思想,任意模拟对锁存器作初步快速匹配,提出的局部二叉判决图技术降低了发生内存爆炸的可能性,目标模拟则针对性地对锁存器作进一步的划分. ISCAS89电路实验结果表明,该算法与模拟和自动测试矢量生成等方法相比,在运行时间、占用内存和匹配精度等方面均体现出有效性,可用于处理较大规模的时序电路验证问题.     

容忍单粒子多节点翻转的三模互锁加固锁存器

为了能够容忍单粒子多节点翻转,提出了一种新颖的三模互锁加固锁存器。该锁存器使用具有过滤功能的代码字状态保存单元（CWSP）构成三模互锁结构,并在锁存器末端使用CWSP单元实现对单粒子多节点翻转的容错。HSPICE仿真结果表明,相比于三模冗余（TMR）锁存器,该锁存器功耗延迟积（PDP）下降了58.93%;相比于容忍多节点翻转的DNCS-SEU锁存器,该锁存器的功耗延迟积下降了41.56%。同时该锁存器具有较低的工艺偏差敏感性。     

RTL设计中的Verilog代码风格

RTL设计中的Verilog代码风格对综合后的硬件结构起至关重要的作用,相同功能不同风格的代码在综合后可能会产生不同的结构,具有不同的timing和area。     

FH4-060型高分辨堆积拒绝门

本文介绍一种用于快闪烁探测器能谱测量系统的堆积拒绝门,其分辨时间好于10ns。线路采用更新计时器,定时电容的更新时间包含在门宽度之内,原则上电路无死时间,输入计数率无上限,特别适用于高计数率的场合。电路内附反符合控制输入和门信号放大器,可实现对多道分析器的堆积拒绝和反符合控制。     

16 GHz CMOS 4:1分频器

采用TSMC 1.18 μm标准CMOS工艺实现了一种4:1分频器.测试结果表明,电源电压1.8 V,核心功耗18 mW.该分频器最高工作频率达到16 GHz.当单端输入信号为-10 dBm时,具有5.8 GHz的工作范围.该分频器可以应用于超高速光纤通信以及其它高速数据传输系统.     

GPS在时间同步装置中的应用

ＧＰＳ接收板有时间信息输出，应用于时间同步装置，该装置体积小、设计简单、时间输出稳定、精度可达±１μｓ，便于推广     

基于8D锁存器的抢答器设计

本文介绍一种基于8D锁存器74LS373设计的能区分选手抢答是否犯规的数字抢答器,并详细阐述了其工作原理和硬件电路结构。通过测试结果表明,运用该方案设计的数字抢答器,具有结构简单、操作方便、易于实现、区分度高、实用性强等优点。     

一种自恢复容SEU锁存器的设计

随着集成电路工艺水平的不断提高、器件尺寸的不断缩小以及电源的不断降低,传统的锁存器越发容易受到由辐射效应引起的软错误影响。为了增强锁存器的可靠性,提出了一种适用于低功耗电路的自恢复SEU加固锁存器。该锁存器由传输门、反馈冗余单元和保护门C单元构成。反馈冗余单元由六个内部节点构成,每个节点均由一个NMOS管和一个PMOS管驱动,从而构成自恢复容SEU的结构。在45 nm工艺下,使用Hspice仿真工具进行仿真,结果表明,与现有的加固方案FERST[1]结构相比,在具备相同面积开销和单粒子翻转容忍能力的情况下,提出的锁存器不仅适用于时钟门控电路,而且节省了61.38%的功耗-延迟积开销。     

无需微处理器控制的555定时器LED驱动器

从高端视频显示器到低端的照明,LED在很多领域得到了应用。设计者经常只需要一个专用LED驱动器功能的一部分,但不能承受用微控制器进行控制的成本。微处理器一般用于控制专用LED驱动器,实现例如对LED电流的模拟或PWM(脉冲     

反馈式ECL记忆门的记忆性能和移位计数器

经过数学论证表明,改进反馈式ECL(MFECL)门可在二个状态中任一态保持稳定,所以认为MFECL门就是一种ECL记忆门或D锁存器.提出了一种由两个ECL记忆门组成的ECL主从D触发器.在上述理论基础上,利用此主从D触发器设计出5进制移位型计数器.经过计算机模拟上述电路,验证了理论和电路的正确性.