| 超前进位加法器的一种优化设计 |
| |
| 引用本文： | 黄舒怀,蔡敏.超前进位加法器的一种优化设计[J].半导体技术,2004,29(8):65-68. |
| |
| 作者姓名： | 黄舒怀 蔡敏 |
| |
| 作者单位： | 华南理工大学应用物理系,广东,广州,510640;华南理工大学应用物理系,广东,广州,510640 |
| |
| 摘 要： | 描述了超前进位加法器的一种优化设计.在结构上采用按4位分组进行超前进位的方法达到并行、高速的目的.为了在高速运算的同时降低功耗,对求和式子进行了逻辑变换;在晶体管级进行优化的单元电路设计,可减小延时、降低整个电路的面积和功耗.
|
| 关 键 词： | 超前进位加法器 优化设计 旁路逻辑 基于晶体管设计 |
| 文章编号： | 1003-353X(2004)08-0065-04 |
An optimized design of carry look-ahead adder |
| |
| HUANG Shu-huai,CAI Min.An optimized design of carry look-ahead adder[J].Semiconductor Technology,2004,29(8):65-68. |
| |
| Authors: | HUANG Shu-huai CAI Min |
| |
| Abstract: | |
| |
| Keywords: | CLA optimized design branch-based logic design based on transistor |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
