| 基于 STR 的两级差分的高精度低功耗 TDC |
| |
| 引用本文： | 汪玉传,梁华国,鲁迎春,肖 远.基于 STR 的两级差分的高精度低功耗 TDC[J].电子测量与仪器学报,2023,37(6):136-146. |
| |
| 作者姓名： | 汪玉传 梁华国 鲁迎春 肖 远 |
| |
| 作者单位： | 1.合肥工业大学微电子学院 |
| |
| 基金项目： | 国家自然科学基金重大科研仪器研制项目(62027815)、国家自然科学基金重点项目(61834006)、国家自然科学基金(62174048)项目资助 |
| |
| 摘 要： | 随着集成电路工艺的发展和集成度的提高，电路延时显著降低，传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来，摩尔定律逐渐失效，物联网大背景下轻量化，微型化，低功耗的边缘设备得到了飞速发展，用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。基于Xilinx Virtex-6 XC6VLX240T现场可编程门阵列(FPGA)开发平台，提出了一种以游标自定时环(vernier self timing ring, VSTR)代替直接计数法的粗测结构，和两条对称的延迟链组成的细测结构。通过边沿重合检测单元和锁存单元将粗测结构的游标STR与细测的对称延迟链结合，设计结果表明该结构量程可达到491 ns,分辨率为14.8 ps,最高精度为12.9 ps,功耗为0.068 W,说明了提出的两级差分结构具有高精度低功耗的特点。
|
| 关 键 词： | 差分延迟链 游标自定时环(STR) FPGA 边沿检测 时间数字转换器(TDC) |
STR-based two-stage differential high-precision and low-power TDC |
| |
| Wang Yuchuan,Liang Huaguo,Lu Yingchun,Xiao Yuan.STR-based two-stage differential high-precision and low-power TDC[J].Journal of Electronic Measurement and Instrument,2023,37(6):136-146. |
| |
| Authors: | Wang Yuchuan Liang Huaguo Lu Yingchun Xiao Yuan |
| |
| Affiliation: | 1.School of Microelectronics,Hefei University of Technology |
| |
| Abstract: | |
| |
| Keywords: | differential delay chain vernier self-timing ring (STR) FPGA edge detection time to digital convert (TDC) |
|
| 点击此处可从《电子测量与仪器学报》浏览原始摘要信息 |
|
点击此处可从《电子测量与仪器学报》下载全文 |
