首页 | 本学科首页   官方微博 | 高级检索  
     

基于低功耗约束的CMOS LNA的优化设计
引用本文:刘高辉,张金灿.基于低功耗约束的CMOS LNA的优化设计[J].电子器件,2009,32(6):1062-1066.
作者姓名:刘高辉  张金灿
作者单位:西安理工大学电子工程系,西安,710048
基金项目:西安理工大学基金项目资助 
摘    要:针对低功耗电路发展的趋势,在传统的共源共栅结构基础上,同时引入实现噪声优化的PCSNIM技术和提高增益的级间匹配技术,通过合理调节晶体管的尺寸实现了低功耗的指标.电路采用TSMC 0.18 μm CMOS工艺进行设计,模拟结果表明,在2.45 GHz工作频率下,输入输出匹配良好,增益为14.274 dB,噪声系数为0.669 dB,1 dB压缩点为-16.1 dBm,IIP3为-4.858 dBm,直流功耗仅2.628 mW.

关 键 词:低噪声放大器  低功耗  噪声分析  阻抗匹配

A optimization design of CMOS LNA based on low-power restriction
LIU Gaohui,ZHANG Jincan.A optimization design of CMOS LNA based on low-power restriction[J].Journal of Electron Devices,2009,32(6):1062-1066.
Authors:LIU Gaohui  ZHANG Jincan
Affiliation:LIU Gaohui*,ZHANG JincanDepartment.of Electronic Engineering,Xi'an University of Technology,Xi'an 710048,China
Abstract:
Keywords:LNA  low power  noise analysis  impedance match  
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电子器件》浏览原始摘要信息
点击此处可从《电子器件》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号