| 一种基于FPGA的新颖的高容错加法器的设计 |
| |
| 引用本文： | 尹立群, 袁国顺.一种基于FPGA的新颖的高容错加法器的设计[J].电子器件,2009,32(2). |
| |
| 作者姓名： | 尹立群 袁国顺 |
| |
| 作者单位： | 中科院微电子研究所,北京,100029 |
| |
| 摘 要： | 为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法(TOIR-SO).此方法相对于传统的TMR结构能够使TMR系统失效率降低47%.同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效只能影响一位"和"结果而不会对其它位产生影响从而进一步提高了加法器的容错能力.
|
| 关 键 词： | 集成电路设计 三模冗余设计 操作数循环移位及取反容错 同部件失效问题 全加器 |
Novel Fault-Tolerant Adder Design Basing on the Triple Module Redundancy System |
| |
| YIN Li-qun,YUAN Guo-sun.Novel Fault-Tolerant Adder Design Basing on the Triple Module Redundancy System[J].Journal of Electron Devices,2009,32(2). |
| |
| Authors: | YIN Li-qun YUAN Guo-sun |
| |
| Affiliation: | Institute of Microelectronics of Chinese Academy of Sciences;Beijing 100029;China |
| |
| Abstract: | We propose TOIRSO which is for resolving the CMFs in the TMR systems.Comparing to the conventional TMR system,the invalid rate of system reduces 47%.And a full adder prototype has been developed.The fault-tolerant ability of the adder using this kind of full adder is enhanced.Because one faulr-mahing has only an effest on the resner of one bit and no influence to the other bits. |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
